FPGA杂记

关注

文章：5 被阅读：1.2w 粉丝数：1 关注数：0 点赞数：0

verilog运算符的优先级

先给大家出一个题目：当x为5时，y=x << 6 + x <<3 + x << 2 + x的结果为多少，即y的值是多少？

FPGA杂记发表于 01-19 10:36 •557次阅读

下载vscode老版本离线插件vsix文件的流程如下

FPGA杂记发表于 12-20 09:26 •3453次阅读

JESD204B接口一般用在高速的AD和DA芯片上，用于传输采集到的数据。该接口相比LVDS可以减少....

FPGA杂记发表于 12-22 09:45 •1874次阅读

Xilinx-vivado的网表形式有edf和dcp两个方式，两个方式各有不同。对于仿真来说，两者均....

FPGA杂记发表于 12-20 10:06 •3447次阅读

Xilinx提供的手册《ug1144-petalinux-tools-reference-guide....

FPGA杂记发表于 12-01 09:22 •2207次阅读