0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

利用FPGA设计工具减少设计周期时间和降低风险

YCqV_FPGA_EETre 来源:未知 作者:刘勇 2019-02-13 10:53 次阅读

当面对一个项目计划时,你最后一次听到“需要多长时间就花多长时间”或者“如果第一次不成功,不要担心,你总能搞定的”这些话大概是什么时候的事?很可能从来就没有过。随着FPGA变得越来越强大,处理的任务范围也越来越广,缩短设计周期并且最小化风险变得前所未有的重要。

Pentek公司作为一家商用现货(COTS)FPGA的数据处理和采集产品制造商,通常是FPGA技术与最终用户应用之间的接口。这使得Pentek处于支持客户作为工程合作伙伴的独特位置,其最终共同目标是解决他们的最终需求。 Pentek已经学到了很多关于如何缩短设计周期和最小化客户风险的知识。 以下是Pentek及其客户发现的有价值的一系列策略。

1. 利用FPGA设计工具

Pentek公司推出的每一款基于FPGA的产品交付时都附带一整套功能包,作为IP来进行安装。尽管这些产品可以直接用来实现数据采集和处理的解决方案,但是大多数用户都会安装自己自定义的IP来进行特定应用的处理。Pentek公司推出的FPGA设计工具集搭配Zynq UltraScale+ RFSoC会提供所有生产用的IP以及一些通用功能的IP库,用户在搭建自己设计时可以用到。这些IP集成模块可以轻松的导入Xilinx Vivado设计工具,所有IP都支持AXI4协议并且可以无缝对接Xilinx提供的IP资源。这可以让我们快速访问整个设计,不用再去学习新的工具或者了解IP设计定义,从而节省了项目启动时间。

图1:利用Xilinx和Pentek向导模块组合开展的FPGA设计

2. 使用厂家提供的IP功能

虽然每个用户的设计都是不同的,但是所需的许多功能都是相似的,每一款硬件产品所提供的IP不仅支持硬件特性,比如A/D转换板卡的数据采集或者D/A转换板卡的波形发生器,而且还支持一些比较常见的高级功能,原本这些功能可能是由硬件来处理的。Pentek公司推出的基于Zynq UltraScale+ RFSoCs的产品支持以下功能库:• 数据采集用于抓取和传输A/D数据• 波形生成,将数据传输给D/A或者读取存储在内存中的波形数据• 用于雷达测试应用的雷达啁啾声和信号发生器• A/D校正功能• 100GigE UDP引擎• DMA引擎用于高速数据流设计

在每种情况下用户都可以通过编辑提供的VHDL源代码来使用这些IP功能,在所有情况下从竞争的角度来看经过测试的IP加速了产品开发并且降低了风险。

3. 简化从开发到部署的流程

Pentek公司推出的Quartz系列采用的是Zynq UltraScale+ RFSoCs,而且都是基于QuartzXM,它是一款紧凑的模块系统,包括了Zynq UltraScale+ RFSoC所需的所有电路设计

图2:Model 6001 QuartzXM RFSoC模块化系统

这个设计背后的想法很简单:解决模块电路设计和PCB方面面临的最大挑战,并且保证Zynq UltraScale+ RFSoC最佳的模拟和数字性能。当这款模块设计完成并且经过验证,Pentek公司可以扩展为各种接口形式的模块,比如PCIe和3U VPX。

图3:Model 5950,3U VPX RFSoC模块板卡(拆下盖子显示的是QuartzXM)

虽然以标准的形式提供这种设计非常重要,但是用户所能看到的最大好处是可以在有限的空间或者不满足标准形式应用部署Zynq UltraScale+ RFSoC。Pentek公司提供的工具集包含所需的电气机械和散热设计指导,让客户能够为QuartzXM设计自己的承载板卡。将如此多的功能封装在QuartzXM模块中,用户可以从一款经过验证的Zynq UltraScale+ RFSoC平台开始,专注于更简单的承载板卡设计。此外它还提供了一套标准的、低成本的、易于操作的原型开发流程,用户可以根据自己情况选择PCIe接口的Quartz模块,或者使用3U VPX形式的模块,还提供低成本的Model 8257开发模块共用户选择。开发好应用程序IP和软件之后,在需要时可以通过设计定制的载板将解决方案部署到系统中,因为这两个系统的硬件核心是相同的,所有IP和软件可以在不做任何更改的情况下从开发移植到部署系统中,所以这些设计技术都大大降低了风险,缩短了开发时间。

4. 提供工程师对工程师的支持方式,确保产品的成功

即使提供最好的产品文档也抵不上工程师对工程师的对话交流,这对于设计的整个周期可以最小化风险同时节省时间。Pentek公司推出的所有产品都提供免费的终身技术支持服务,如果出现问题客户可以随时联系到Pentek公司的工程师。

设计周期时间和降低风险是整个项目过程中非常真实重要的一部分,尽管风险永远是开发创新过程中固有的一部分,Pentek公司的态度是认为降低风险缩短设计周期与为客户提供最高性能和创新产品是同等重要的事情。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • FPGA
    +关注

    关注

    1602

    文章

    21320

    浏览量

    593183
  • Xilinx
    +关注

    关注

    70

    文章

    2121

    浏览量

    119373
  • Zynq-7000
    +关注

    关注

    3

    文章

    144

    浏览量

    36595

原文标题:借助Zynq UltraScale+ RFSoCs缩短设计周期同时最小化风险

文章出处:【微信号:FPGA-EETrend,微信公众号:FPGA开发圈】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    脉冲电源的三个主要参数 脉冲电源和直流电源区别

    脉冲电源的占空比是指在一个脉冲周期内,高电平信号所占的时间与整个周期时间的比值。换句话说,它是脉冲信号中高电平信号的持续时间与一个完整周期时间
    的头像 发表于 04-27 07:24 172次阅读

    GD32 Timer定时器周期时间计算公式

    有小伙伴反馈GD32 Timer定时器的周期时间不知如何计算,今天就来安排。
    的头像 发表于 01-22 09:53 712次阅读
    GD32 Timer定时器<b class='flag-5'>周期时间</b>计算公式

    解析PREEvision汽车电子和电气系统设计工具

    PREEvision是一款全面的汽车电子和电气系统设计工具,支持从概念设计到具体实现的整个过程。
    的头像 发表于 01-09 12:20 407次阅读
    解析PREEvision汽车电子和电气系统设<b class='flag-5'>计工具</b>

    减少静电产生和降低击穿风险的方法和材料

    减少静电产生和降低击穿风险的方法和材料 静电是一种普遍存在的现象,对人类和设备都可能产生一定程度的威胁。为了减少静电的产生,并降低由于静电引
    的头像 发表于 11-29 16:30 363次阅读

    数字控制器IC利用黑盒工具和在线诊断大幅降低返修率

    电子发烧友网站提供《数字控制器IC利用黑盒工具和在线诊断大幅降低返修率.pdf》资料免费下载
    发表于 11-27 11:55 0次下载
    数字控制器IC<b class='flag-5'>利用</b>黑盒<b class='flag-5'>工具</b>和在线诊断大幅<b class='flag-5'>降低</b>返修率

    如何在 CFD 设计中利用网格维护几何形状并减少运行时间

    如何在 CFD 设计中利用网格维护几何形状并减少运行时间
    的头像 发表于 11-24 17:07 211次阅读
    如何在 CFD 设计中<b class='flag-5'>利用</b>网格维护几何形状并<b class='flag-5'>减少运行时间</b>?

    FPGA在一个时钟周期可以读取多个RAM数据吗?

    FPGA在一个时钟周期可以读取多个RAM数据吗?如何理解FPGA中存放程序的RAM? FPGA在一个时钟周期可以读取多个RAM数据
    的头像 发表于 10-18 15:28 709次阅读

    FPGA浮点IP内核究竟有哪些优势呢?

    最近出现的 FPGA计工具和 IP有效减少了计算占用的资源,大大简化了浮点数据通路的实现。而且,与数字信号处理器不同
    发表于 09-25 14:42 407次阅读
    <b class='flag-5'>FPGA</b>浮点IP内核究竟有哪些优势呢?

    如何降低网络安全漏洞被利用风险

    面对层出不穷的网络安全事件,如何降低漏洞被利用风险,是网络安全厂商和客户比较头痛的事情。日前,国内专注于保密与非密领域的分级保护、等级保护、业务连续性安全和大数据安全产品解决方案与相关技术研究开发
    的头像 发表于 09-13 15:37 655次阅读

    solidworks软件中的有限元分析设计工具

    用过SolidWorks软件的朋友都知道,SolidWorks 软件里面是有一个插件,就是有限元分析,这是一个非常实用的设计工具
    的头像 发表于 08-14 15:53 724次阅读

    离散时间周期信号的傅里叶级数介绍

    重点1:对照连续时间周期信号的FS的思想,理解离散时间周期信号的FS,对照二者的相同之处(离散谱)和不同之处。
    的头像 发表于 07-17 16:28 2133次阅读
    离散<b class='flag-5'>时间</b><b class='flag-5'>周期</b>信号的傅里叶级数介绍

    FPGA设计中动态时钟的使用方法

    时钟是每个 FPGA 设计的核心。如果我们正确地设计时钟架构、没有 CDC 问题并正确进行约束设计,就可以减少工具斗争的时间
    发表于 07-12 11:17 845次阅读
    <b class='flag-5'>FPGA</b>设计中动态时钟的使用方法

    如何利用莱迪思宏设计流程缩短FPGA设计周期

    随着FPGA密度和复杂性的提高,设计团队会将之前由其他类型的半导体(如ASIC和MCU)处理的设计迁移到这些更复杂的FPGA上。
    发表于 07-06 17:44 435次阅读
    如何<b class='flag-5'>利用</b>莱迪思宏设计流程缩短<b class='flag-5'>FPGA</b>设计<b class='flag-5'>周期</b>

    中断是什么,PLC中断,单片机中断,那中断能干什么?

    将中断程序连接到定时中断事件时,启用定时中断并且开始定时。连接期间,系统捕捉周期时间值,因此 SMB34 和 SMB35 的后续变化不会影响周期时间。要更改周期时间,必须修改周期时间
    的头像 发表于 06-20 14:11 1482次阅读
    中断是什么,PLC中断,单片机中断,那中断能干什么?

    Microchip发布业界能效最高的中端FPGA工业边缘协议栈、更多核心库IP和转换工具,助力缩短创新时间

    和设计服务,以帮助系统设计人员转向使用PolarFire FPGA和SoC,包括业界首款中端工业边缘协议栈、可定制的加密和软知识产权(IP)启动库,以及将现有FPGA设计转换为PolarFire器件的新工具
    的头像 发表于 06-08 08:05 426次阅读