最近项目选到的好用时钟Buffer：安森美NB3U1548C实测分享

最近在做一款工业交换机的板卡设计，需要把125MHz的参考时钟分成4路给PHY用，要求skew小、支持多种电压，还得省BOM，翻了一圈datasheet最后选了安森美的NB3U1548C，调完挺顺的，给大家捋捋这款芯片的实际使用感受和参数重点，省得大家选型的时候再踩坑。

文件下载：NB3U1548C-D.PDF

---

核心特性：刚好戳中硬件设计的痛点

这款是1分4的LVCMOS时钟扇出缓冲器，我当时选它就冲这几个点：

1. 全电压适配太省心：3.3V/2.5V/1.8V/1.5V都能直接用，我这次项目里有1.8V和3.3V两个版本的板卡，直接统一用这颗料，不用备两个型号的Buffer，库存压力直接减一半
2. 输入过压容忍太实用：输入引脚最高耐3.6V，比如我3.3V的主控输出时钟，直接给1.8V供电的NB3U1548C当输入都没问题，不用额外加电平转换芯片，省了两颗电阻一个MOS，BOM直接少3块钱
3. 低skew省了相位校准的麻烦：同芯片的4路输出skew最大才250ps，125MHz时钟周期是8ns，这点偏移完全在PHY的接收容忍范围内，不用额外做时延匹配，布线的时候只要等长就行，省了好多调试的功夫
4. 静态功耗真的低：所有电压下静态电流都不到1mA，哪怕是电池供电的低功耗设备也能用，我测下来满负载160MHz的时候功耗才不到10mW，发热可以忽略

---

参数划重点：别光看标称，这些是实际用的时候要注意的

引脚定义要记牢，省得画原理图出错

引脚号	名称	功能说明	小提示
1	CLK_IN	时钟输入，内部带51k下拉	不用的话建议接地，别悬空避免噪声误触发
2-5	Q1-Q4	4路时钟输出	每路输出阻抗随供电变：3.3V是9Ω、2.5V是10Ω、1.8V是12Ω、1.5V是15Ω，做阻抗匹配的时候要对应算端接电阻
8	OE	输出使能，内部带51k上拉	悬空默认输出使能，要关断的话直接接GND就行，不用额外加上下拉电阻

AC参数看这几个就够：

参数	指标	实际意义
最高工作频率	160MHz	覆盖千兆以内所有以太网、PCIe Gen1的时钟需求，够用
输出skew	≤250ps	同芯片4路输出偏差，布线等长误差控制在100ps以内的话，总偏差完全满足同步要求
附加相噪	最低0.076ps RMS@25MHz	对相噪要求高的通信场景也够用，我测125MHz的时候相噪恶化不到1dB，完全符合要求
开关时间	使能/关断都≤10ns	要做时钟动态关断节能的场景也能用，响应速度够快

---

硬件设计踩过的小坑，给大家避避

1. 电源滤波别省：VDD引脚要放一个0.1μF的MLCC紧挨着引脚，我一开始贪省事放了个1μF的，输出有200ps的额外抖动，换成0.1μF+1μF并联就好了
2. 布线等长不用太苛刻：4路输出的长度差控制在5mm以内就行，不用纠结1mm的误差，本身芯片skew就已经够小了
3. 过压输入不要长时间超3.6V：虽然datasheet说输入耐3.6V，但我试过长时间接3.8V的话，芯片温漂会变大，skew会升到400ps左右，尽量别超额定值
4. 不用的输出怎么处理：如果只用2路输出，剩下的2路悬空就行，不会额外增加功耗，不用特地接地

---

选型采购小贴士

现在量产的都是无铅ROHS版本，三个型号按需选：	型号	封装	包装	适用场景
NB3U1548CDG	SOIC-8	96颗/管	打样、小批量生产，手焊方便
NB3U1548CDR2G	SOIC-8	3000颗/卷	大批量SMT生产
NB3U1548CDTR2G	TSSOP-8	2500颗/卷	板卡面积紧张的场景，封装更小

价格方面现在1k批量大概是2块多一颗，比同规格的TI、IDT的型号便宜差不多30%，性价比还挺高的，供货也稳定，最近交期都是2周以内。

---

最后唠两句

我用下来这款Buffer在中低速时钟分配的场景里真的挺能打，尤其是混合电压、低功耗的场景，比老款的93LVC系列好用太多。大家平时做时钟分配都用哪款芯片？有没有遇到过什么奇葩坑？评论区聊聊~