光电共封装引擎的五项设计权衡

以下文章来源于逍遥设计自动化，作者逍遥科技

01云端服务供应商的明确要求

回顾光通讯发展历程，终端使用者最终会采用的规格，在产品定义当下往往并不明朗。客户一贯要求最高效能，同时又要求可靠度不能妥协，两者之间可接受的平衡点究竟落在哪里，经常需要数年时间才能确立。开发团队因此长期处于不确定状态，必须在市场需求尚未确认前，就投入硅智财、制程与连接器开发。等到需求真正明朗时，两、三年前已经冻结的架构选择，有时反而不再适用。

过去三年出现一项明显不同的变化。自AI基础设施建置全面展开以来，云端服务供应商对新一代网络技术的需求表达得相当清楚：规模化交付、高密度、高可靠度、低功耗，以及合理的成本。单独来看，这五项要求并不令人意外；但就历史经验而言，五项要求同时被提出，而且是在下一代光互连架构尚未定案之前就已提出，这点较为罕见。

需求明确并不代表工程问题因此变得简单，而是让取舍关系变得清楚。五项要求彼此互相牵制，技术开发者面对的真正课题，是理解并掌握适当的平衡，而不是为了单一指标而牺牲其他指标。举例来说，若一味追求密度，可采用特殊材料、紧密的温控回路或永久接合的组装方式，但这类选择往往会牺牲可靠度；反过来，若元件选用全部趋于保守，虽然可靠度高，但频宽密度可能无法达到ASIC封装所需的水平。

Ciena今年稍早推出的Vesta 200 6.4T光学引擎，是观察这项课题的合适案例，因为其主要架构决策几乎都能对应回前述五项要求之一。Vesta是Ciena于2025年并购Nubis后，首款推出的光学产品。本文依序检视每一项要求，并以Vesta的产品架构说明光电共封装（CPO）或近封装光学（NPO）引擎在设计上的一般原则。

02CPX光学引擎的基本组成

图1：Vesta 200 6.4T CPX光学引擎。照片显示这款6.4Tbps引擎的金属遮蔽外壳，上方伸出两束光纤带，底部为电性插座界面，说明光学引擎属于可插拔、可更换的元件，而非永久接合的组装方式。

理解Vesta的架构之前，需要先掌握CPX光学引擎本质上是什么。CPX光学引擎是一个独立封装的电光转换模块，并不安装在机壳前面板，而是紧邻交换器或XPU的ASIC：在光电共封装配置下，直接安装于封装基板上；在近封装配置下，则安装于紧邻封装的印刷电路板上。模块上方伸出的光纤带将光讯号传送至前面板连接器，底部电性界面则将引擎连接至主机端。

这种配置之所以具吸引力，原因在于移除了ASIC与前面板之间的长电性通道。在传统可插拔系统中，序列化后的电讯号必须经过封装、电路板、连接器，甚至缆线，才能抵达机壳前方的光学模块，这段通道会带来损耗，并需要等化与再定时，同时消耗功率。将光学元件移至靠近封装边缘仅数毫米之处，可大幅缩短这段通道，这正是后续章节提到的功耗与密度改善得以实现的基础。

图1中最关键的细节，在于遮蔽外壳下方的插座。Vesta采用可插拔设计，而非永久固定安装，这项决策也贯穿到其他各项要求。就制造良率而言，ASIC封装与光学引擎可分别测试与组装，若光学引擎不良，不会连带报废价格高昂的交换器ASIC；就维护而言，故障的引擎可在现场更换，无须拆解封装重工；就供应链而言，依循共通机械与电性定义的可插拔引擎，可由多家供应商生产。

03透过Open CPX MSA达成规模化生产

大量制造能否成立，取决于多项因素，其中最重要的一项，往往单纯是产品可累积的制造量。这是经济层面的考量，也是技术层面的考量。专属光学引擎必须将工具开发、测试开发、连接器开发与验证流程的成本，全部摊提在单一供应商的出货量上；标准化引擎则能将这些成本分摊到整个产业，同时当某家超大规模客户下单量相对单一供应商而言偏大时，也能汇集更多产能因应。

CPX架构的重要性正在于此。Vesta 200 6.4T CPX依循Open CPX MSA所订定的标准设计。

图2：Open CPX MSA成员公司。图表列出六家创始成员——Ciena、Coherent、Marvell、Molex、Samtec与TeraHop，以及早期参与者Accton、Intel、Nexthop AI、Golden Dragonfly与TE，显示这十一家成员公司涵盖光学元件供应商、连接器供应商、线路与交换器硅智财供应商，以及系统整合商。

如图2所示，这个多源协议目前有十一家业界主要成员公司参与，致力打造标准化、可插拔的form factor，可灵活支援光学与铜缆连接、光电共封装与近封装两种应用方式，并可搭配外部或整合式激光光源。

上述每一项弹性都值得进一步说明，因为这些弹性共同决定了form factor可被重复使用的广度。同时支援光学与铜缆连接，代表系统设计者可依传输距离需求，在同一插座上选用铜缆组装方案，或改用光学引擎，若距离短且光学成本不划算，即可改用铜缆；同时支援光电共封装与近封装安装，代表同一款引擎无论主机界面是封装基板或印刷电路板皆可使用，让平台团队能依热管理与制造条件自行选择组装方式，而不必更换光学供应商；同时支援外部与整合式激光光源，则使故障率最高的元件——激光光源——可安置于便于散热与维护之处，独立于引擎本体之外进行管理。

图2所列成员的组成本身即具有参考价值：光学元件公司、连接器公司、半导体供应商与系统整合商皆有代表，这正是让可插拔光学引擎具备量产能力所需的组合——需要有厂商制造引擎、有厂商制造插座与机械固定结构、有厂商定义主机端电性界面，也需要有厂商将上述元素整合进可量产出货的交换器产品中。作为标准化方案，CPX善用全球主要光学与连接器公司的既有制造基础，让这项技术得以依云端服务供应商所需的规模交付。

04ASIC封装边缘的频宽密度

数据密度是当前限制网络吞吐量的关键因素之一，其中存在两个明确的瓶颈：第一个位于ASIC本身，无论该ASIC是XPU或交换器；第二个则是逃离机壳，无论是经前面板或后面板。本节先讨论前者，后面板逃逸频宽留待下一节说明。

将光学元件从前面板重新架构为光电共封装时，一项基本原则是CPO的频宽密度（单位为bits/sec/mm）必须等于或超过ASIC封装本身的频宽密度。对初次接触此领域的读者而言，这项单位值得进一步说明：ASIC封装的周长是有限资源，业界通常称为beachfront，每一条高速讯号逃逸路径都必须分配到部分beachfront。若光学引擎无法提供不低于ASIC驱动能力的每毫米频宽，光学元件本身就会成为限制因素，瓶颈只是被转移，而非真正消除。

以目前世代交换器估算，可清楚呈现这项关系。当前102T数据中心交换器，采512 x 200Gbps radix设计，封装尺寸估计约为90mm x 90mm。CPX光学模块form factor含插座约消耗16mm的beachfront。四颗Vesta CPX模块因此约占90mm封装边缘中的64mm，其余空间留给keep-out区域与机械固定结构，这四颗模块即可在单一封装边缘互连25.6Tbps频宽。若四个边缘皆配置，可达到102.4Tbps，恰好对应交换器ASIC所需的逃逸频宽。以模块层级计算，约相当于每毫米beachfront承载400Gbps，配置方式如图3所示。

图3：以Vesta 200 6.4T CPX互连的102.4Tbps交换器。图中显示102.4T交换器ASIC位于基板中央，四颗Vesta 200 6.4T CPX可插拔CPO模块分别安装于封装各边缘；每一边缘承载25.6Tbps聚合频宽，四个边缘合计提供ASIC所需的完整102.4Tbps。

目前业界讨论多聚焦于102.4T系统，但204.8T平台已在规划视野之内，而封装尺寸并不会依频宽等比放大，密度课题因此相对更为困难。Vesta的核心光学引擎已朝向这个方向布局，其频宽密度可接近每毫米1Tbps。此处值得留意模块层级数字与核心引擎数字的差异：模块层级数字包含插座与机械外壳，核心引擎数字则描述在form factor持续演进时，光学与电性晶粒本身所能支援的频宽密度。

05逃逸机壳与前面板频宽限制的转变

第二个密度瓶颈在于如何将频宽完全带出机壳之外。目前，32颗1.6Tbps OSFP模块即占用一个机架单元（RU），可提供总计51.2Tbps的连接能力。过去十年间这样的设计大致足够，因为决定机壳尺寸的往往是散热设计，而非连接密度。在气冷系统中，必须保留多个机架单元以维持足够气流通过模块与交换器ASIC，前面板可用于连接的面积因此并非限制因素。

液冷系统彻底改变这项计算方式。一旦气流不再是决定机壳容积的因素，散热所需的实体空间随之大幅缩减，逃逸频宽转而成为系统密度的主要限制。设计者即使已透过冷板解决散热问题，仍常发现前面板早于机架容量之前就已用尽。

光电共封装改变了前面板须容纳的内容。由于电光转换已于封装边缘完成，前面板不再需要容纳模块笼架、逐埠电性连接器，以及可插拔模块所需的电源与散热管理，只需承载光纤即可。搭配Vesta的CPO，前面板可安装Very Small Form Factor（VSFF）光学连接器，可连接超过3000条光纤，对应超过300Tbps的逃逸频宽。相较于一个机架单元OSFP模块所提供的51.2Tbps，这相当于单一面板承载能力提升约六倍，实际移除既有瓶颈，并为下一代200T以上系统开启空间。

06可靠度始于EIC与PIC的技术选择

可靠度是一项多面向的课题，很大程度取决于所选用的底层技术。一个常见的比喻是手表：机械表与电子表都能推动指针转动，但机械表受制于弹簧张力变化与金属疲劳，电子表则没有这类问题，准确度通常较高。可靠度也反映技术在故障前可运作的时间长短；同样以手表为例，机械表因零件数量较多，尤其是活动零件较多，通常较早出现故障。

相同逻辑适用于CPO光学引擎。设计核心包含两项主要元件：EIC（电性积体线路）与光电子芯片。两者所选用的材料与架构，不仅决定效能，也决定产品在使用寿命内会面临的失效模式。Vesta为EIC与光电子芯片分别选用兼顾高效能与高可靠度的架构与材料，整体架构如图4所示。

图4：Vesta 200 6.4T CPX产品架构。上方方块图描绘传送路径，由主机端经EIC等化器与驱动器，进入光电子芯片上的马赫－曾德尔调变器（MZM）；接收路径则由光侦测器经转阻放大器（TIA）回传至主机端。下方立体图显示硅光子光电子芯片与硅锗EIC于CPX外壳内的实际配置，主机界面依应用不同分别呈现于封装基板（CPO）或印刷电路板（NPO）。

Vesta的EIC是连接系统主机总线的电性界面。在EIC的主机接收端，配备类比等化器，可等化高达20dB的电性通道损耗，确保引擎能因应近封装架构中较具挑战性的讯号条件。等化完成后，数据讯号随即放大，以提供最佳电压摆幅驱动光学调变器。反方向而言，针对接收的光讯号，EIC配备转阻放大器，具备优异频宽与线性度并维持低噪声，确保传送至ASIC接收端的电讯号维持最高质量。

与以CMOS为基础的方案不同，Vesta的EIC采用硅锗（SiGe）制程的双极接面晶体管。SiGe在类比效能上优于CMOS，这也是目前多数数据中心光学元件采用SiGe光电元件的原因。这是一项有意识的取舍：CMOS可提供较高整合密度并可采用较先进制程节点，但就驱动器与转阻放大器功能而言，线性度、噪声与可用电压摆幅等类比指标才是关键，而这正是SiGe异质接面元件表现最突出之处。

Vesta的光电子芯片同样采用广泛应用的材料与制程，以主流硅光子制程建构马赫－曾德尔调变器，这类调变器具备长期验证的可靠度纪录。MZM可提供高效能表现，且不像部分其他调变器架构那样对温度极为敏感，这也是选用MZM的主要原因之一。共振式调变器结构虽可达成较小尺寸与较低驱动电压，但其光学响应对温度与制程变异相当敏感，通常需要逐元件波长调校与闭回路温控，等于增加额外元件与控制回路，每一项都是潜在的失效来源。MZM同时避免图案相依性问题，并搭配高响应度光侦测器使用。由于MZM广泛应用于直接侦测与同调系统，其可靠度纪录来自庞大的既有装机量，而非由小规模样本外推而得。

07线性架构、功耗与2公里传输距离

目前超大规模数据中心运作中的光学连结，绝大多数采用再定时方式。再定时器或DSP安装于交换器ASIC与光学元件之间，接收进入的数据，依干净参考时脉重新产生时序，并补偿电性通道的损伤。这是有效的解决方案，也是前面板长距离、高损耗通道得以运作的原因，但并非没有代价。以一座拥有10万颗XPU的数据中心而言，这些再定时器的成本约达1300万美元，并额外增加2百万瓦的功耗。在功率预算固定的机房中，用于再定时的每一百万瓦，都意味着少一百万瓦可用于运算。

Vesta采取相反做法，采全线性架构，完全不使用再定时功能。由于ASIC与引擎之间的电性通道较短，类比预算即可在不重新产生讯号的情况下达成收敛。结果是Vesta将光互连功耗降低约70%，仅消耗5pJ/bit，即可依IEEE 800GBASE-DR4-2规范提供最长2公里的传输距离。以具体数字换算，在6.4Tbps聚合速率下，5pJ/bit约对应每颗引擎32瓦功耗，服务一颗102.4T交换器封装所需的四颗引擎，合计约为128瓦。

全线性架构所要求的代价，值得明确说明，这也与前述章节相互呼应。由于没有DSP修整电讯号，主机通道中的每一项损伤，都必须由引擎内部的类比线路吸收，这正是图4中EIC于主机接收端配备20dB等化器的原因，也是转阻放大器规格着重线性度、而非仅着重灵敏度的原因。功耗节省与类比设计工作量，是同一项决策的两种呈现方式。

由于这些连结符合IEEE规范，远端可采用标准可插拔光学元件对接，这项特性的重要性不容低估。CPO交换器唯有在不需要对端也搭配专属引擎的情况下，才能真正与网络其余部分互通。图5显示相应的网络拓朴。

图5：以Vesta互连交换器构成的扩展式网络。左侧图显示由交换器芯片与四颗Vesta 200 6.4T CPX引擎组成的100T扩展式CPO交换器；右侧图显示这些交换器如何透过最长2公里的建筑内连结，向下连接至运算机架，远端以标准可插拔光学元件对接。

08成本曲线与标准化可插拔的价值

移除再定时器直接降低部分成本，但Vesta的成本管理方式并不仅止于此，另有一项较不明显的设计考量。Vesta与QSFP-DD、OSFP相同，属于可插拔、标准化的互连方案，因此可如同这些主流光学模块一般，受惠于同样的制造成本曲线，长期呈现显著的年度成本下降趋势。以800GBASE-DR8模块为例，市场研究机构LightCounting于2026年4月发布的市场预测指出，2022年至2026年间年度成本下降幅度达21%。以此复合计算，四年后模块价格约降至起始价格的39%。

这项成本曲线背后的机制值得进一步理解，而不仅止于观察结果。学习曲线带动的成本下降，来自整体产业的累积产量，而非单一供应商的产量，具体来自制程成熟后的良率提升、工具与测试开发成本分摊至更大出货规模、多家合格供应商之间的竞争，以及自动化组装逐步取代人工步骤。专属引擎无法参与上述任何一项机制，因为每一项都仰赖多方厂商依循同一定义生产；标准化、可插拔的引擎则能完整受惠于这些机制。图6直接呈现这项比较。

图6：标准化、可插拔光学互连方案。左侧为Vesta 200 6.4T CPX引擎的分解图，显示引擎本体、插座与主机板；右侧为传统QSFP-DD与OSFP模块插入前面板笼架的示意图，两者对照说明Vesta采用与主流前面板光学元件相同的可插拔、标准化设计方式。

插座本身还带来另一项容易被忽略的成本考量。在光电共封装系统中，交换器ASIC是电路板上成本最高的元件。若光学引擎永久接合于基板上，任何光学失效——无论发生于组装、测试或现场使用阶段——都会使ASIC承受风险，重工成本必须与报废整个组件的成本相互权衡。可插拔设计将两者分开，使良率与现场维护的经济考量，取决于引擎本身的成本，而非交换器ASIC的成本。

09平衡作为设计目标

以往的技术转换过程中，客户需求通常需要数年才能完全成形。AI网络的发展则有所不同。从一开始，云端服务供应商对需求的表达就相当一致：规模、密度、可靠度、低功耗与成本效益兼具的方案。对工程团队而言，需求一致的价值在于，将原本开放式的设计问题，转化为条件明确的设计问题。

对照Vesta架构与上述五项要求，可看出每项技术选择分别对应其中之一：标准化MSA插座回应供应量与供应链课题；每6.4Tbps引擎仅占用16mm beachfront、核心密度接近每毫米1Tbps，回应封装边缘密度课题；前面板VSFF光纤连接器回应机壳逃逸课题；硅锗EIC搭配硅光子马赫－曾德尔调变器，选用成熟、温度耐受度高、且已有大规模装机验证的技术，回应可靠度课题；5pJ/bit的全线性架构回应功耗课题；标准化可插拔设计，加上符合IEEE规范的2公里传输距离，则让产品得以进入与主流光学元件相同的成本曲线，回应成本课题。

对从事下一代光学引擎开发的设计者而言，值得留意的一点是，上述每一项决策，都会在另一个面向产生代价：选用MZM而非共振式调变器，需付出面积与驱动电压的代价；选用SiGe而非CMOS，需付出整合密度的代价；选用插座而非永久接合，需付出插入损耗与beachfront空间的代价。Vesta并未针对单一指标最佳化，而是透过一系列有意识的技术选择，交付一套适合当前超大规模AI基础设施的整合方案；掌握这种平衡的关键，在于不让任何单一指标的最佳化，反过来侵蚀其他指标的表现。