简单认识浅槽隔离工艺

早在20 世纪80年代初就有人提出用沟槽隔离技术代替LOCOS 工艺，用于 CMOS器件隔离，以完全避免隔离区横向扩展及闩锁效应等弊病。沟槽隔离的基本原理在于，用绝缘介质淀积在硅片上刻蚀出的沟槽中，以达到沟槽两侧晶体管间的隔离目的。原理虽然简单，但在早期其工艺的成熟程度和成本还不能与成熟的LOCOS 及其改进型工艺相比，实际生产应用较少。不断改进和完善的沟槽技术还可用于在 DRAM 器件中制作垂直结构存储电容等。在CMOS 制造技术进入深亚微米领域后，特别是在近0.1μm器件加工中，不仅要求隔离区所占面积愈益缩小，而且光刻成像景深要求也需要更平坦化的硅片表面，因此沟槽隔离逐渐成为 CMOS集成电路的主流隔离技术。应用沟槽隔离技术，可以完全消除有源区被横向氧化侵蚀现象，隔离区面积缩小，寄生电容减小，漏电流下降，从而显著提高集成密度和改善集成电路性能。

沟槽隔离有深浅之分，在CMOS 集成电路中普遍应用的是浅槽隔离技术（shallowtrench isolation,STI），其槽深一般小于1μm。槽宽与槽深都随器件缩微相应变化。槽深大于 3μm的深沟槽技术用于 DRAM 电容和双极型器件隔离等。图5.11 显示浅槽隔离工艺的主要加工步骤。STI工艺的起始硅片在清洗工艺后，与LOCOS工艺相似，也先后通过热氧化生长SiO2缓冲层（厚约10~20 nm）和 CVD淀积Si3N4掩蔽膜（厚约50~100 nm）。这里的氮化硅膜不只是用于掩蔽刻蚀及沟槽表面热氧化，还用作后续平坦化研磨工艺终止层。

氮化硅下面的SiO2则仍是为了吸收氮化硅的应力。随后经过光刻和反应离子刻蚀，形成所需宽度和深度的沟槽。沟槽侧壁不宜完全垂直，而应有小的坡度，以便于沟槽填充，避免产生空洞。沟槽的上下角氧化硅宜有一定弧度，以利于后续工艺和避免缺陷产生。对沟槽底部进行硼离子注入，以便在硅中形成p+层，防止氧化物中正电荷在硅层诱生电子反型沟道。

在沟槽填入绝缘介质之前，首先以热氧化工艺，在沟槽侧壁及底面生长一薄层SiO2，厚度选择在10~20 nm。随后用化学气相淀积技术淀积厚氧化硅，填满沟槽。热氧化生长的衬垫 SiO2，致密性优于CVD 淀积膜，与硅形成电荷密度较低的优良界面，以保证优良沟槽绝缘隔离性能。高温热氧化还有利于使沟槽的弯角变得圆滑，这是源于高温下氧化硅具有玻璃态黏性，可以产生黏弹性流动。

在沟槽中淀积均匀致密氧化硅，是亚微米窄沟槽隔离工艺中的难点之一。如果在沟槽内部尚未填充满之前，顶部已封闭，则沟槽内会有空洞与缝隙。高宽比越大的沟槽就越难以避免这种情形。20世纪90年代后逐步发展和完善的高密度等离子体（HDP）化学气相淀积技术，解决了这一难题。已发展多种 HDP-CVD 氧化硅薄膜淀积系统，可供尺寸愈益缩微的STI 技术应用，可以在高宽比大的亚微米槽宽沟槽中淀积无空洞与缝隙的氧化硅介质。

硅片表面平坦化是实现沟槽隔离的另一关键工艺。早期曾用先在硅片上涂敷光刻胶或某种乳胶介质，以获得平坦表面，然后再用干法刻蚀技术，对填充物和涂敷物以相同刻蚀速率，刻蚀到沟槽表面。在氧化硅和金属化学机械抛光（CMP）技术发展成熟以后，专门设计和制造的CMP精密抛光设备，开始广泛用于超大规模集成电路加工中多种硅片平坦化工艺，其中特别重要的是STI隔离和多层金属互连工艺。对于经 CVD-SiO2淀积填满的沟槽硅片，应用以胶体SiO2纳米粒子磨料的碱性浆料，通过机械研磨和化学反应相结合的物理化学作用，精确地研磨去除硅片沟槽上面多余的氧化硅淀积物，终止于硅片表面的氮化硅掩蔽层。氮化硅可用前面已提到的湿法或干法化学反应方法去除。