0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

6层板绝缘击穿怎么办?PP厚度和叠层安排是关键!

华秋DFM 2026-05-20 07:33 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

1c46853c-53db-11f1-ab55-92fbcf53809c.gif


高压设计中,别让0.077mm的PP毁了整个项目

“又要改板?这都第三次打样了!”

工程师老张抓狂地看着测试报告——又是绝缘击穿。6层板、1.6mm厚度、2oz铜,明明是按照常规思路设计的,为什么在高电压测试中就是过不了?问题出在哪里?

这场景是否似曾相识?今天小编就和大家聊聊一个被很多工程师忽视,却足以让整个项目翻车的问题:PP厚度和叠层安排对绝缘的重要性。


为什么会绝缘击穿

先说结论:绝缘击穿的本质是相邻铜箔层之间的介质无法承受电压差。

简单理解,Prepreg(半固化片)和Core(芯板)就像楼层之间的“绝缘墙”。当这堵墙太薄,或者材料耐压等级不够,相邻层之间的电压差就会“击穿”这道墙,导致短路甚至烧板

击穿通常发生在哪些位置?

● 高压走线区

电源层对信号

● 电源层对地层

● 相邻带压差的走线之间

老张的项目就是这样:L2层的电源和L3层的信号之间压差较大,而它们之间的PP厚度只有0.077mm——这堵“墙”实在太薄了。


PP厚度决定耐压能力

不同厚度的PP,耐压能力差别很大。以常用的TG170材料为例:

1caaf18e-53db-11f1-ab55-92fbcf53809c.png

厚度提升一倍,耐压能力也基本提升一倍。老张的0.077mm显然不足以应对高压场景。


叠层安排的“黄金法则”

法则一:采用“夹心式叠层”

以6层板为例,推荐的叠层结构

● L1:信号/元器件

● L2:接地层(GND)

● L3:信号层(内层走线)

● L4:信号层(内层走线)

● L5:电源层(Power)

● L6:信号/元器件层

关键点:L2和L5作为完整的电源/地平面,将信号层“夹”在中间,形成天然屏蔽。上下Prepreg厚度尽量均匀,保证电气性能稳定

法则二:高压区分散布局

如果板子上有多个高压电源层,不要全部挤在中间两层。分散在不同区域或不同面,避免高压叠加效应

法则三:保证完整地平面隔离

关键信号层和高压区之间,必须有完整的地平面隔离。切勿让高压走线与敏感信号层“隔层相望”。


三套解决方案

基于客户需求(6层、1.6mm、TG170、2oz铜),我们推荐以下方案:

● 方案一(推荐):L2-L3之间采用0.12~0.15mm PP,L4-L5之间同样加厚,保证电源层和地层之间有足够绝缘距离。

● 方案二(更高耐压):采用双Core结构,中间增加一层完整地平面,形成“地-信号-地”夹心隔离。

● 方案三(兼顾阻抗):如果客户有阻抗控制需求,加厚PP会影响阻抗值。此时需要协同调整线宽、线距,不可单纯加厚PP。


如何提前避免这类问题

老张的情况其实完全可以避免——如果他在设计阶段就进行DFM可制造性设计)分析。

这正是华秋DFM软件的价值所在:

● 叠层结构自动分析

一键导入PCB设计文件,软件自动识别叠层结构,标注各层之间PP和Core厚度,并与行业标准进行对比。

● 推荐优化方案

不只会“找问题”,更能“给方案”。针对绝缘不足、PP过薄等情况,自动推荐合理的替代叠层方案,并给出阻抗变化预估。

● 案例库参考

内置大量真实DFM案例,包括类似老张这样的绝缘击穿问题及解决方案,帮助工程师举一反三。

实际操作有多简单

老张后来使用了华秋DFM,整个流程是这样的:

● 导入文件:Gerber或PCB源文件直接拖入软件

● 一键分析:点击“一键DFM分析”,软件自动跑完所有检查项

● 定位问题:高亮显示文件中设计或生产不合理的地方,点击后会直接跳转至问题点

● 获取建议:推荐优化方案并详细解析问题说明

● 导出报告:生成详细的分析报告,可直接发给PCB厂家

前后不过5分钟,就避免了第三次打样失败的尴尬。

华秋DFM的核心优势

1d417988-53db-11f1-ab55-92fbcf53809c.png

专业:内置行业标准库和安规要求,覆盖绝缘间距、阻抗控制、叠层合理性等关键指标

高效:自动化检查代替人工逐层核对,几分钟完成原本半天的排查工作

实用:不仅发现问题,更提供可落地的优化方案

省钱:在设计阶段消灭绝缘击穿等隐患,避免多次打样和改版的成本浪费

在高压、大电流、高可靠性的PCB设计中,叠层和PP厚度不是可以“随便选选”的参数。一次绝缘击穿,轻则改板重做,重则整批报废甚至安全事故。

提前用华秋DFM做一次完整的可制造性分析,胜过打样失败后再来复盘。


华秋DFM软件下载地址(复制到电脑浏览器打开):

https://dfm.hqpcb.com/?from=DFMGZH

记得持续关注华秋DFM公众号,不错过每一期的干货内容哟~如果你在使用中有任何疑问或想了解的功能,也随时欢迎在公众号后台私信小编!

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 叠层
    +关注

    关注

    0

    文章

    31

    浏览量

    10336
  • 击穿电压
    +关注

    关注

    1

    文章

    64

    浏览量

    9576
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    单层到八,究竟应该怎么设计与选择

    电路安排是对PCB的整个系统设计的基础。设计如有缺陷,将最终影响到整机的EMC性能。
    的头像 发表于 12-01 05:59 1.8w次阅读

    6PCB设计指南

    4PCB上的空间用完后,就该升级到6电路了。额外的可以为更多的信号、额外的平面对或导体的混合提供空间。如何使用这些额外的
    发表于 10-16 15:24 4572次阅读
    <b class='flag-5'>6</b><b class='flag-5'>层</b>PCB<b class='flag-5'>叠</b><b class='flag-5'>层</b>设计指南

    PCB设计避坑指南

    与FR4混压时,对称位置使用相同热膨胀系数材料 5、可制造性设计避免翻车 PP片选择: 每层介质不超过3张PP 厚度控制: 两
    发表于 06-24 20:09

    PCB设计

    既然说到了参考平面的处理,其实应该属于设计的范畴了。PCB的设计不是的简单堆叠,其中地层的安排
    发表于 05-17 22:04

    原创|PCB设计中结构的设计建议

    (厚的PP介质加工困难,一般会增加一个芯导致实际层数量的增加从而额外增加加工成本)4、PCB外层(Top、Bottom)一般选用0.5OZ厚度
    发表于 01-16 11:40

    电线外径测厚仪——绝缘层厚度便捷检测

    击穿现象。电线外径测厚仪的使用,在提高绝缘层厚度起着重要的作用。  非接触在线绝缘厚度测量法采用的是双测径仪联动测厚系统,该系统主要由2台
    发表于 03-11 15:18

    避开假八的温柔陷阱----浅谈六

    欧姆),在层叠上会导致3、4之间的厚度较高,超过3个7628半固化片的厚度。因大部分工厂PP最多只能3张(超过3张压合时,
    发表于 05-29 07:26

    避开PCB假八结构的温柔陷阱---浅谈六

    欧姆),在层叠上会导致3、4之间的厚度较高,超过3个7628半固化片的厚度。因大部分工厂PP最多只能3张(超过3张压合时,
    发表于 05-30 07:20

    请问我画四PP厚度应该多少?

    请问下 我要画个四关于板子厚度的问题由于板子最上面有GPS天线 我打算作为地层最下面作为电源MUC 晶振都要加屏蔽罩所以信号就只有在中间的两
    发表于 07-11 04:36

    一到八电路设计方式

    本帖最后由 张飞电子学院吕布 于 2021-4-12 16:36 编辑 一到八电路设计方式 电路
    发表于 04-12 16:35

    避开PCB假八结构的温柔陷阱---浅谈六

    欧姆),在层叠上会导致3、4之间的厚度较高,超过3个7628半固化片的厚度。因大部分工厂PP最多只能3张(超过3张压合时,
    发表于 03-07 16:04

    印刷电路如何

    印刷电路用于具体说明电路板层的安排。它详细指定了哪一是完整的电源和地平面,基板的介
    发表于 06-11 15:12 1608次阅读
    印刷电路<b class='flag-5'>板</b>如何<b class='flag-5'>叠</b><b class='flag-5'>层</b>

    pcb怎样来设计

    PCB的设计不是的简单堆叠,其中地层的安排关键,它与信号的安排和走向有密切的关系。
    发表于 08-21 11:45 2356次阅读

    DDR电路的与阻抗设计

    8通孔1.6mm厚度与阻抗设计     在8通孔
    的头像 发表于 08-21 17:16 5567次阅读
    DDR电路的<b class='flag-5'>叠</b><b class='flag-5'>层</b>与阻抗设计

    怎样通过安排来减少EMI问题?

    怎样通过安排来减少EMI问题? 通过合理安排结构可以显著减少电磁干扰(EMI)问题。在本
    的头像 发表于 11-24 14:44 1548次阅读