0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

AMD Versal Prime VM2152自适应SoC的关键亮点

Xilinx赛灵思官微 来源:Xilinx赛灵思官微 2026-05-16 10:09 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

打破高速设计中的功耗与性能权衡

当今的网络与高速测试系统正在不断逼近高数据吞吐能力的极限。这给工程师带来了巨大挑战:在不增加板卡尺寸或功耗预算的情况下,如何以更高速度传输更多数据?

传统上,高速接口通常局限于具备大量可编程逻辑的高端 FPGA 和自适应 SoC。尽管这些器件能够提供所需性能,但其代价却是更高的功耗、更大的板卡占用面积以及更高的系统复杂性,从而导致设计难度提升并伴随严格的运行限制。

为什么 AMD Versal Prime 系列VM2152 自适应 SoC 至关重要

AMD Versal Prime VM2152 自适应 SoC 在一款紧凑且高能效的器件中集成了 112G 收发器,并支持 6400 Mb/s 的 LPDDR5 内存或最高 5600 Mb/s 的 DDR5 内存。

它的优势是能提供更高的 LPDDR5 内存速度,同时能够在空间和功耗受限的设计中实现高吞吐处理。

Versal Prime VM2152——关键亮点

6400 Mb/s LPDDR5 → 高带宽、高效率的内存子系统

5600 Mb/s DDR5 → 为嵌入式系统提供均衡性能

112G 收发器 → 实现高数据速率连接

400G 高速加密( HSC )硬核 IP → 内置安全加速

支持最高 10 Gb/s 的 MIPI C-PHY 和 4.5 Gb/s 的 D-PHY → 高级传感器接口能力

目标行业与应用

有线领域——高吞吐 I/O 桥接与协处理

400G 接口,配备 4 个 112G(或 8 个 56G )千兆收发器( GTs )

内置硬核 IP,提升功耗与面积效率

600G 与 100G 以太网硬核 IP( DCMAC、MRMAC )

400G HSC 硬核 IP,可用于实现数据安全

LPDDR5 硬核内存接口,可用于分组缓存

有助于设计人员在尽量不增加系统成本或功耗的情况下扩展性能。

无线领域——射频与基带处理

更多 DSP58 引擎,用于数字信号处理和数据压缩

56G 或 112G 收发器( GTs ),用于 50G 和 100G 网络接口

配备 2 个 Arm A72 核心的处理器系统,满足 SyncE 及其他处理需求

有助于支持不断演进的无线标准,同时避免硬件过度设计。

测试与测量——MIPI 测试仪与高速 DDR 访问

10 Gb/s MIPI C-PHY,适用于最新的摄像头模组和汽车 ADAS 测试仪

4.5 Gb/s MIPI D-PHY,适用于显示模组测试仪

支持 6400 速率的 LPDDR5 和 5600 速率的 DDR5

有助于加快验证周期,同时降低了整体系统复杂性。

一颗芯片,覆盖多行业,不必妥协

AMD Versal Prime VM2152 自适应 SoC 采用统一架构,将高速 I/O、FPGA 自适应计算以及多协议连接整合到一个高效器件中。

从超高速网络和精密测试设备到广泛的嵌入式应用,VM2152 器件旨在支持多种市场和丰富的应用场景,在关键领域提供卓越性能。

重新定义中端 FPGA 吞吐能力

如需了解 VM2152 如何在不牺牲热设计的前提下实现该带宽,敬请访问AMD Versal Prime 系列产品页面。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • FPGA
    +关注

    关注

    1664

    文章

    22545

    浏览量

    640414
  • amd
    amd
    +关注

    关注

    25

    文章

    5719

    浏览量

    140595
  • soc
    soc
    +关注

    关注

    40

    文章

    4652

    浏览量

    230507

原文标题:AMD Versal Prime VM2152:性能与能效的理想平衡点

文章出处:【微信号:赛灵思,微信公众号:Xilinx赛灵思官微】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    第二代AMD VERSAL AI EDGE系列全面赋能汽车ADAS系统

    选择 AMD 自适应 SoC 和 FPGA 第二代 AMD Versal AI Edge 系列自适应
    的头像 发表于 03-27 16:30 1046次阅读
    第二代<b class='flag-5'>AMD</b> <b class='flag-5'>VERSAL</b> AI EDGE系列全面赋能汽车ADAS系统

    AMD Versal CPM5 QDMA Gen4x8 ST Only Performance Design CED示例

    的驱动程序来运行性能测试的步骤。这是 AMD Versal 自适应 SoC CPM QDMA 端点 (EP) 设计中可用的预设之一。
    的头像 发表于 03-23 09:12 1790次阅读
    <b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b> CPM5 QDMA Gen4x8 ST Only Performance Design CED示例

    AMD Versal自适应SoC中eMMC烧录/启动调试检查表(下)

    有多种受支持的方式可用于烧录 eMMC 器件,包括使用 AMD Vivado IDE、使用 AMD Vitis GUI 或使用 U-Boot。
    的头像 发表于 03-09 10:27 4249次阅读
    <b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b><b class='flag-5'>自适应</b><b class='flag-5'>SoC</b>中eMMC烧录/启动调试检查表(下)

    AMD Versal自适应SoC中eMMC烧录/启动调试检查表(上)

    本篇博文提供了有关 AMD Versal 自适应 SoC 中 eMMC 烧录和启动设置的技巧和指南。它还可用于调试 eMMC 烧录/启动失败。提交服务申请个案前,应先复查以下检查表。
    的头像 发表于 03-09 10:24 2087次阅读
    <b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b><b class='flag-5'>自适应</b><b class='flag-5'>SoC</b>中eMMC烧录/启动调试检查表(上)

    使用Aurora 6466b协议实现AMD UltraScale+ FPGA与AMD Versal自适应SoC的对接

    在本博客中,我们将介绍使用 Aurora 6466b 协议实现 AMD UltraScale+ FPGA 与 AMD Versal 自适应 SoC
    的头像 发表于 01-13 14:04 3966次阅读
    使用Aurora 6466b协议实现<b class='flag-5'>AMD</b> UltraScale+ FPGA与<b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b><b class='flag-5'>自适应</b><b class='flag-5'>SoC</b>的对接

    探索AMD XILINX Versal Prime Series VMK180评估套件,开启硬件创新之旅

    探索AMD XILINX Versal Prime Series VMK180评估套件,开启硬件创新之旅 在电子设计的领域中,快速实现原型设计并确保高性能是每一位工程师的追求。AMD
    的头像 发表于 12-15 14:40 922次阅读

    AMD Vivado Design Suite 2025.2版本现已发布

    AMD Vivado Design Suite 2025.2 版本现已发布,新增对 AMD Versal 自适应 SoC 的设计支持,包含新
    的头像 发表于 12-09 15:11 1486次阅读

    AMD Versal自适应SoC内置自校准的工作原理

    本文提供有关 AMD Versal 自适应 SoC 内置自校准 (BISC) 工作方式的详细信息。此外还详述了 Versal 的异步模式及其
    的头像 发表于 10-21 08:18 4506次阅读

    AMD Vivado IP integrator的基本功能特性

    我们还将带您了解在 AMD Zynq UltraScale+ MPSoC 开发板与 AMD Versal 自适应 SoC 开发板上使用 IP
    的头像 发表于 10-07 13:02 2404次阅读
    <b class='flag-5'>AMD</b> Vivado IP integrator的基本功能特性

    如何在AMD Vitis Unified 2024.2中连接到QEMU

    在本篇文章我们将学习如何在 AMD Vitis Unified 2024.2 中连接到 QEMU。 这是本系列的第 2 篇博文。要了解如何设置和使用 QEMU + 协同仿真,请参阅开发者分享|在 AMD Versal
    的头像 发表于 08-06 17:24 2063次阅读
    如何在<b class='flag-5'>AMD</b> Vitis Unified 2024.2中连接到QEMU

    AMD Versal自适应SoC上使用QEMU+协同仿真示例

    在任意设计流程中,仿真都是不可或缺的关键组成部分。它允许用户在无任何物理硬件的情况下对硬件系统进行确认。这篇简短的博客将介绍如何使用 QEMU + 协同仿真来对 AMD Versal 自适应
    的头像 发表于 08-06 17:21 2256次阅读
    在<b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b><b class='flag-5'>自适应</b><b class='flag-5'>SoC</b>上使用QEMU+协同仿真示例

    AMD Power Design Manager 2025.1现已推出

    AMD Power Design Manager 2025.1 版(PDM)现已推出——增加了对第二代 AMD Versal AI Edge 和 第二代 Versal
    的头像 发表于 07-09 14:33 1493次阅读

    AMD第二代Versal AI Edge和Versal Prime系列加速量产 为嵌入式系统实现单芯片智能

    我们推出了 AMD 第二代 Versal AI Edge 系列和第二代 Versal Prime 系列,这两款产品是对 Versal 产品组
    的头像 发表于 06-11 09:59 2164次阅读

    利用AMD VERSAL自适应SoC的设计基线策略

    您是否准备将设计迁移到 AMD Versal 自适应 SoC?设计基线是一种行之有效的时序收敛方法,可在深入研究复杂的布局布线策略之前,帮您的 RTL 设计奠定坚实的基础。跳过这些步骤
    的头像 发表于 06-04 11:40 995次阅读

    Versal 600G DCMAC Subsystem LogiCORE IP产品指南

    AMD 自适应计算文档按一组标准设计进程进行组织,以便帮助您查找当前开发任务相关的内容。您可以在设计中心页面上访问 AMD Versal 自适应
    的头像 发表于 06-03 14:25 1022次阅读
    <b class='flag-5'>Versal</b> 600G DCMAC Subsystem LogiCORE IP产品指南