0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

三分频扬声器系统分频器电感的精确设计,Coil design

454398 2018-09-20 19:49 次阅读

三分频扬声器系统分频器电感的精确设计,Coil design

关键字:分频器电感设计,音响分频器设计

三分频扬声器系统分频器电感的精确设计

1 引言
扬声器系统的分频器分为前级分频和功率分频2类。前级分频是前级电路中由电子元件产生的分频,再由各自的功放分别驱动高﹑中﹑低音扬声器系统,如图(1a)所示,属于小信号有源分频。而功率分频则是由电感、电容电阻元件构成的位于功放与扬声器之间的无源分频电路,如图(1b)所示。
 
采用功率分频的扬声器系统结构简单、成本低,而且又能获得很高的放音质量,因而在现代高保真放音系统中应用最为普遍。其性能的好坏与扬声器的各项指标以及分频电路、电感元件的性能、精度有密不可分的关系,精确计算电感参数便是成功的关键。

2 对分频器电路、元件的要求
(1)电路中电感元件直流电阻、电感值误差越小越好。而且为使频响曲线平坦最好使用空心电感。
(2)电路中电容元件损耗尽可能小。最好使用音频专用金属化聚丙烯电容。
(3)使各扬声器单元分配到较平坦的信号功率,且起到保护高频扬声器的作用。
(4)各频道分频组合传输功率特性应满足图2所示特性曲线的要求(P0为最大值,P1为对应分频点f1、f2的值)。分频点处的功率与功率最大值之间幅度应满足P1(=0.3~0.5)P0的范围。
(5)整个频段内损耗平坦,基本不出现“高峰”和“深谷”。
  

3 分频电感电容参数值的计算
下面以三分频分频器为例说明其参数的计算,如图3所示。
 
(1)计算分频电感L1,L2,L3,L4和分频电容C1,C2,C3,C4。
为了得到理想的频谱特性曲线,理论计算时可取:C1=C4,C3=C2,L1=L3,L4=L2,分频点频率为f1,(f2见图2),则分频点ω1=2πf0,ω2=2πf2。并设想高、中、低扬声器阻抗均相同为RL。每倍频程衰减12 dB。
 
(2)实验修正C1,C2,C3,C4,L1,L2,L3,L4的值
为精确起见,可用实验方法稍微调整C1,C2,C3,C4,L1,L2,L3,L4的值,以满足设计曲线﹙见图2﹚的要求。即通过实验描绘频响曲线,从而得到C1,C2,C3,C4,L1,L2,L3,L4的最佳值。如果没有实验条件,这一步也可不做。求出电容电感的值后就可计算电感值了。

4 最佳结构电感的作用
4.1最佳结构电感的提出
空心分频电感(简称电感)的基本参数是电感量和直流电阻。一般来说,电感量不准会导致分频点偏离设计要求并可能影响扬声器系统的频响,大家都比较重视。然而其直流电阻不宜过大,否则会对音质产生影响。通常人们对此电阻在电路中的影响及其定量要求不甚了解,因此未引起足够重视,对此特作以下简要分析。
以图3的分频网络为例,由于低音单元的分频电感L2与负载R(L低音单元额定阻抗)相串联,因此若L2的阻抗过大,功放输出功率在其上的损耗将增大。同时,功放内阻对低音单元的阻尼作用也将大大减弱。前者影响功放的有效输出功率,后者对音质的影响却无可挽回。由于分频网络中L2的电感量最大,且随分频点的降低而增大,所以L2的直流电阻的影响相当突出。
至于高音单元的分频电感L1,因它未与负载串联,就不存在L2那样的功耗和阻尼问题。但是仍希望其阻抗尽可能小些。因为它与负载并联,起着旁路来自C1的残余低音频成分的作用。若阻值过大,就会影响高音分频网络对低音频的衰减陡度。
综上所述,电感直流电阻的数值在理论上是越小越好,实际应用中对电感直流电阻数值的要求,应从减小它对电路的影响方面去考虑。具体说又分2种情形,对与负载串联的电感(如L2),应从允许的功率损耗和有足够的阻尼两方面去考虑;对与负载并联的电感(如L1),则主要从具有足够的旁路作用去考虑。
对L2电阻影响功率损耗和L1电阻影响旁路作用的处理原则相同,即应使L1和L2的阻抗R远小于扬声器的额定阻抗R(L即R< 综上所述,可得出这样的结论:对与负载串联的电感,一般按阻尼要求R≤RL/20确定其电阻值。例如,对8Ω负载,L2的电阻不应高于0.4Ω;对4Ω负载则不应高于0.2Ω。对与负载并联的电感按R≤RL/10确定其阻抗值。例如对8Ω负载,L1的电阻不应高于0.8Ω;对4Ω负载,则不应高于0.4Ω。按这样的要求可能许多著名的扬声器系统都达不到指标。
对同一电感量,其绕组结构可任意多。因此空心电感线圈必然存在一个最佳结构尺寸,它应使电感量L对其电阻R之比L/R达到最大值。即可找出一套合理绕制空心电感线圈的经验计算公式,与其它方法得出的结构尺寸相比,相同的电感值具有最小的阻抗值。
其实电感结构是否最佳很容易从其外形判别。如果绕组截面大致呈正方形,且绕组内径为绕组宽度(即绕组高度)的4倍,那么基本上属于最佳结构。
结构最佳的电感线圈应该用料省、体积小,并可使电感量和电阻同时满足预先给定的数值。
由于对每一电感值和电阻值均有一个最佳结构尺寸,因此应舍弃传统的计算方法求取、制作电感。因为传统方法不经测试修正难以满足最佳要求。
下面介绍改用经验公式的计算方法,此方法能满足最佳要求。而且它对一些特殊结构尺寸的电感计算精确度也很高。

4.2最佳结构电感的计算
设所需电感量为L(μH),其阻抗值为R(Ω),先求出绕组的结构参数
 
参数b是绕组的高度(宽度),决定了绕组的内径和外径。所以求得b后即可按图4制作绕组骨架,其中骨架外径适当加大10%左右,然后求取
 
其中,N为绕组匝数,d为导线铜芯直径,i为导线总长度,w为导线总重量。
 
根据铜芯直径d从线规表中选取对应的标称直径,由导线总重量可选购足够用量的高强度漆包线。
采用该计算方法绕制的电感经与实验对比,误差一般小于5%,绕制后是否测量已无关紧要了,基本上能满足直接应用的要求。
由于以上绕制方法中,实际使用导线铜芯直径D总是选得比计算直径d大一些,从而造成绕制后的电感量总比计算值低些,显然,加长绕制导线长度,即多绕几匝就可使实际电感量更接近计算值。实际绕制导线的总长度可由
k=0.4[(D/d)-i] (6)
I(=i+k)i (7)
求出。其中k为实际导线的加长系数,I为实际绕制导线总长度,把长度I全部绕入骨架即可。D为实际导线直径。
如计算1 mH、电阻值为0.8Ω的空心电感线圈的最佳结构尺寸及绕制参数。将数值代入式(1)~式(5)得
 
骨架的中心轴外径取2b=24 mm,骨架两夹板间距为b=12 mm,骨架夹板外径取4b=48 mm,(实际制作时可加大10%)。计算结果如下
b=12 mm;2b=24 mm;N=181.5匝;d=0.75 mm;i=20.52 m;w=81 g。
如果采用导线直径实际为D,则用k=0.4([D/d)-i],I(=i+k)i进行修正。采用该方法计算出L1,L2,L3,L4的值,照图装配即可。
作为计算验证,笔者按Hi-Vi S8 plus扬声器系统分频器的参数制作了一个家用扬声器系统。其中2只0.55 mH和0.18 mH的电感按上述结果计算制作,实测电感值为0.565 mH和0.187 mH。误差不超过5%。说明此法绕制的电感量准确。通常该计算法即使没有电感表测量,电感误差也不超过5%。
将该计算法与以往的图表法比较,还可体会出该方法的优点:用料省、体积小、不需绘制图表、误差小。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
收藏 人收藏

    评论

    相关推荐

    分频器的作用 分频器的功率是不是越大越好

    分频器是一种电子设备,用于将输入信号分成不同频率的输出信号。其主要作用是将原始输入信号分离成多个频率范围内的信号,以供不同的电路进行处理。分频器广泛应用于通信、测量和音频系统中。 分频器
    的头像 发表于 02-01 11:19 764次阅读

    CAN时钟分频器在CANbus模块上不执行任何操作的原因?

    我一直在使用 dsPIC33CH128MP506 进行一些 CANbus 通信。 它能够进行CAN-FD,并且有两个独立的波特率分频器,用于标称波特率和数据波特率。它们是:C1NBTCFGH 内
    发表于 01-22 06:36

    FPGA学习-分频器设计

    分频器设计 一:分频器概念 板载时钟往往 是 有限个( 50MHZ/100MHZ/24MHZ/60MHZ… ),如果在设计中需要其他时钟时,板载时钟不满足时,需要对板载时钟进行分频 / 倍频,目的
    的头像 发表于 11-03 15:55 571次阅读
    FPGA学习-<b class='flag-5'>分频器</b>设计

    Sigma-Delta小数分频PLL中的分频器该怎么做?

    文献给出的分频器结构如图1所示。该分频器最高输入频率(f~in~)为16.3GHz,也就是一个周期只有(T~in~,T ~in~ = 1/ f~in~)61.3ps。
    的头像 发表于 10-31 12:54 950次阅读
    Sigma-Delta小数<b class='flag-5'>分频</b>PLL中的<b class='flag-5'>分频器</b>该怎么做?

    51单片机12分频与1分频的区别是什么?

    51单片机12分频与1分频区别
    发表于 10-31 06:52

    使用TDA2030设计一个简单的多路有源扬声器音频系统电路

    的频率范围。   使用简单的有源滤波,可以使用很少的电子部件设计简单完整的 3 分频 60W 有源扬声器系统。   它采用二阶Buttherworth滤波
    发表于 09-08 16:42

    倍频器和分频器的主要作用

    倍频器和分频器是两种常见的频率转换电路,它们的用途有一定的不同之处。
    的头像 发表于 07-14 09:27 944次阅读

    029lan的pwm预分频器设置最少要为1吗,即2分频,设为0时没有输出是为什么?

    如题,这样一来,pwm的时钟哪怕是来自HCLK(029不支持PLL作为pwm时钟)最高50MHZ,经预分频器最少2分频的话,时钟最高只有25Mhz了?M0518pwm的预分频器可以设为0,不
    发表于 06-19 08:14

    在Verilog HDL中使用分频器的8位计数器的设计

    电子发烧友网站提供《在Verilog HDL中使用分频器的8位计数器的设计.zip》资料免费下载
    发表于 06-15 10:14 0次下载
    在Verilog HDL中使用<b class='flag-5'>分频器</b>的8位计数器的设计

    171 分频器电路怎么看?配合实物不难明白#硬声创作季

    分频器
    或许
    发布于 :2023年06月05日 17:54:15

    分频器之小数分频设计

    对于要求相位以及占空比严格的小数分频,建议采用模拟电路实现。而使用数字电路实现只能保证尽量均匀,在长时间内进行分频
    的头像 发表于 06-05 17:20 1080次阅读
    <b class='flag-5'>分频器</b>之小数<b class='flag-5'>分频</b>设计

    介绍一下奇数分频器的设计

    入门从简单开始,先来个三分频分析一下。三分频其实就是把输入时钟的三个周期当作一个周期,具体波形如图所示。
    的头像 发表于 06-05 16:57 813次阅读
    介绍一下奇数<b class='flag-5'>分频器</b>的设计

    请叫大神帮我画出分频器电路图

    的是三分频,就是没搞懂这个意思,右边单独两颗线,那是接这个低音喇叭的,看来看去没有找到电线圈,居然是直接低音。请大神们分析一下分频器电路,谢谢
    发表于 06-01 22:41

    FPGA分频器的设计方法

    FPGA分频器是一种常用于数字信号处理、通信系统、雷达系统等领域的电路,其作用是将信号分成多个频段。
    发表于 05-22 14:29 1205次阅读
    FPGA<b class='flag-5'>分频器</b>的设计方法

    请问一下D触发怎样实现四分频呢?

    请问一下D触发怎样实现四分频呢?
    发表于 05-10 14:34