DS92LV18：18位总线LVDS串行器/解串器的深度解析

在电子设计领域，数据传输的高效性和稳定性一直是工程师们关注的重点。TI推出的DS92LV18 18位总线LVDS串行器/解串器，为解决数据传输问题提供了一个优秀的方案。今天，我们就来深入了解一下这款器件。

文件下载：ds92lv18.pdf

产品概述

DS92LV18将串行器和反串行器集成在单个芯片上，能够将18位LVCMOS或LVTTL数据总线透明地转换为带有嵌入式时钟信息的BLVDS串行数据流，然后再将时钟和数据恢复，输出18位宽的字。它的工作频率范围为15 - 66 MHz，全双工吞吐量可达2.376 Gbps，具有独立的发射和接收模块，可在不同应用中高效运行。

产品特性亮点

高性能数据传输

• 宽频率范围：支持15 - 66 MHz的时钟频率，能满足多种应用场景的需求。
• 高吞吐量：全双工吞吐量高达2.376 Gbps，可实现快速的数据传输。
• 嵌入式时钟：通过将时钟信息嵌入到串行数据流中，消除了并行数据和时钟路径之间的偏斜问题，简化了数据传输。

灵活的操作模式

• 独立操作：发射和接收模块可独立工作，每个模块都有电源控制引脚，便于在不同应用中实现高效操作。
• 多种配置：可配置为串行器、解串器或全双工SER/DES，满足不同的应用需求。

高可靠性设计

• 热插拔保护：具备热插拔保护功能，在电源开启时输出呈高阻抗状态，避免对系统造成损害。
• 同步功能：接收器能够锁定随机数据，确保数据的可靠接收。
• 宽时钟容差：参考时钟频率容差为±5%，方便使用本地生成的时钟进行系统设计。

低功耗与小封装

• 低功耗：在66 MHz时钟频率下，发射模块典型电流为90 mA，接收模块典型电流为100 mA。
• 小封装：采用紧凑的80引脚LQFP封装，节省电路板空间。

电气特性分析

绝对最大额定值

在使用DS92LV18时，必须注意其绝对最大额定值，以确保器件的安全运行。例如，电源电压范围为 -0.3V至 +4V，LVCMOS/LVTTL输入和输出电压范围为 -0.3V至 (Vcc + 0.3V) 等。超出这些额定值可能会导致器件损坏，所以在设计电路时一定要严格遵守。

推荐工作条件

为了使DS92LV18达到最佳性能，推荐的工作条件也非常重要。电源电压应在3.15V至3.45V之间，工作温度范围为 -40°C至 +85°C，时钟频率应在15 MHz至66 MHz之间。在这些条件下，器件能够稳定可靠地工作。

直流和交流特性

文档中详细列出了DS92LV18的各种直流和交流特性参数，如输入输出电压、电流、阈值电压、差分电压等。这些参数对于电路设计和性能评估至关重要。例如，接收器输入阈值为±100 mV，输出差分电压典型值为500 mV等。在设计电路时，需要根据这些参数来选择合适的外围元件，以确保电路的性能符合要求。

功能描述与操作模式

初始化

在DS92LV18发送或接收数据之前，需要进行初始化操作。初始化的关键是将串行器和解串器的PLL与本地时钟同步。当电源电压达到2.2V时，每个器件的PLL开始锁定本地时钟。串行器锁定TCLK，解串器锁定REFCLK。在PLL锁定过程中，输出保持为三态。只有当PLL锁定后，器件才能开始发送数据或同步模式。

数据传输

初始化完成后，DS92LV18就可以进行数据传输了。串行器将18位并行数据转换为串行数据流，数据传输速率为TCLK频率的20倍，而有效数据速率为TCLK频率的18倍。解串器同步到输入数据流后，将时钟和数据恢复，并输出18位并行数据。在数据传输过程中，LOCK信号用于指示数据的有效性，当LOCK为低电平时，输出数据有效。

重新同步

如果解串器失去锁定，它会自动尝试重新同步。例如，当连续两次未检测到嵌入式时钟边缘时，PLL会失去锁定，LOCK信号变为高电平。解串器会尝试锁定随机数据流，寻找嵌入式时钟边缘并完成同步过程。为了确保数据的有效性，系统需要监控LOCK信号。

掉电模式

DS92LV18的发射和接收模块都支持掉电模式。当TPWDN或RPWDN引脚为低电平时，相应的模块进入低功耗待机模式，PLL失去锁定，输出变为三态，从而降低功耗。当引脚恢复为高电平时，模块需要重新初始化才能开始数据传输。

三态模式

通过控制REN和DEN引脚，可以使解串器和串行器的输出进入三态。当REN为低电平时，解串器的输出（ROUT和RCLK）进入三态；当DEN为低电平时，串行器的LVDS输出（DO±）进入三态。这种模式可以方便地实现多个器件的总线连接。

回环测试模式

DS92LV18提供了线路回环和本地回环两种测试模式，用于测试器件功能和传输线路的连续性。线路回环模式将串行数据输入连接到串行数据输出和并行数据输出，数据经过解串器和串行器模块；本地回环模式将并行数据输入连接到并行数据输出，同时禁用串行数据输出。在切换模式时，解串器需要重新锁定，并且TCLK和REFCLK频率必须在±5%的范围内。

应用信息与设计建议

应用场景

DS92LV18适用于需要高速数据传输的应用，如工业自动化、通信设备、医疗仪器等。它可以将18位并行TTL数据通过串行Bus LVDS链路传输，最高速率可达1.32 Gbps。

电源考虑

DS92LV18的串行器和解串器采用全CMOS设计，本身具有低功耗特性。同时，LVDS输出的恒流源特性可以减小速度与ICC曲线的斜率。在设计电源时，需要注意为不同的模块提供稳定的电源。例如，PLL模块需要干净的电源以最小化抖动，可采用陷波滤波器来抑制噪声。

解串器上电

在解串器上电之前，REFCLK输入必须已经运行。解串器输出在检测到输入数据并锁定串行数据流之前将保持为三态。

噪声容限

解串器的噪声容限是指它能够容忍的输入抖动（相位噪声）的大小。影响噪声容限的因素包括串行器的TCLK抖动、VCC噪声、传输介质的ISI和VCM噪声等。在设计电路时，需要采取措施降低这些噪声的影响。

热插拔

TI的LVDS器件支持热插拔，但需要遵循一定的规则。插入时，应先连接接地引脚，再连接VCC引脚，最后连接I/O引脚；拔出时，顺序相反。

PCB布局与电源系统设计

PCB布局和电源系统设计对于DS92LV18的性能至关重要。良好的布局应提供低噪声的电源供应，分离高频或高电平的输入输出，以减少杂散噪声的拾取、反馈和干扰。使用薄介质的电源/接地夹层可以提高电源系统的性能，同时合理选择和放置外部旁路电容也非常重要。

总结

DS92LV18是一款功能强大、性能优越的18位总线LVDS串行器/解串器。它具有多种特性和操作模式，适用于多种应用场景。在设计过程中，我们需要充分了解其电气特性、功能描述和应用信息，合理进行电路设计和PCB布局，以确保器件的稳定运行和系统的高性能。希望本文能为电子工程师们在使用DS92LV18时提供一些有价值的参考。

大家在使用DS92LV18的过程中遇到过哪些问题呢？欢迎在评论区留言讨论。