ADC3664-SP 辐射加固型双通道模数转换器（ADC）产品文档总结

ADC3664-SP是一款低延迟、低噪声、超低功耗、14位、125MSPS高速双通道ADC。该器件专为实现最佳噪声性能而设计，可提供 –156.9dBFS/Hz 的噪声频谱密度以及出色的线性度和动态范围。ADC3664-SP 提供直流精度和 IF 采样支持，可实现各种应用的设计。低延迟架构（低至 1 个时钟周期延迟）和高采样率也支持高速控制环路。ADC在125MSPS时仅消耗100mW/ch，功耗随采样率而变化。

该器件使用串行LVDS（SLVDS）接口输出数据，从而最大限度地减少数字互连的数量。该器件还集成了数字下变频器 （DDC），有助于降低数据速率并降低系统功耗。该器件与 18 位、65MSPS ADC3683-SP 引脚兼容。该器件采用64引脚CFP封装（10.9mm x 10.9mm），支持–55°C至+105°C的温度范围。
*附件：adc3664-sp.pdf

特性

• 筛查和辐射性能
  • QMLV 筛选和可靠性保证
  • 总电离剂量（TID）：300krad（Si）
  • 单事件闩锁 （SEL）：75MeV-cm2/mg
• 环境温度范围：-55°C 至 105°C
• 双通道ADC
• 14 位 125MSPS
• 本底噪声：-156.9dBFS/Hz
• 低功耗：100mW/ch
• 延迟：2 个时钟周期
• 时钟速率与基准电压：
  • 外部基准电压源：1MSPS 至 125MSPS
  • 内部基准电压源：100MSPS 至 125MSPS
• 14 位，无缺失代码
• 输入带宽：200MHz （-3dB）
• INL：±2.6LSB;DNL：±0.9LSB
• 可选数字下变频器 （DDC）：
  • 真实或复抽取
  • 抽取 2、4、8、16 和 32
  • 32 位 NCO
• 串行LVDS（SLVDS）接口（2线、1线和1/2线）
• 频谱性能 （FIN = 5MHz）：
  • 信噪比：77.5dBFS
  • SFDR：84dBc HD2、HD3
  • 非 HD23：91dBc

参数

方框图

一、产品概述

ADC3664-SP 是德州仪器推出的 辐射加固型（Rad-Hard）双通道 14 位高速模数转换器（ADC） ，核心优势为低噪声、低延迟、超低功耗与高可靠性，专为太空、国防等高辐射环境设计，适配光学成像载荷、雷达成像载荷、卫星通信载荷等关键应用。该器件采用 10.9mm×10.9mm 64 引脚陶瓷扁平封装（CFP，HBP），支持 - 55°C 至 + 105°C 宽温工作，具备总电离剂量（TID）300krad（Si）、单粒子锁定（SEL）75MeV・cm²/mg 的辐射耐受能力，满足严苛空间环境对器件可靠性的要求。

二、核心参数与性能

参数	规格	备注
核心性能	分辨率 14 位，双通道同步采样，最高采样率 125MSPS；无失码；积分非线性（INL）±2.6LSB，微分非线性（DNL）±0.9LSB	高线性度保障成像、雷达等场景信号精度
噪声与动态性能	噪声谱密度（NSD）-156.9dBFS/Hz；信噪比（SNR）77.5dBFS（f_IN=5MHz）；无杂散动态范围（SFDR）84dBc；总谐波失真（THD）80dBc	低噪声特性适配微弱信号采集（如卫星通信接收信号）
延迟与功耗	延迟 1-2 时钟周期（视接口模式）；每通道功耗 100mW（125MSPS）；全局掉电模式功耗 11mW	低延迟支持高速控制环，低功耗适配卫星电池供电
输入输出	模拟输入：双通道差分输入（最大 3.2VPP）、输入带宽 200MHz（-3dB）、共模电压 0.95V；数字输出：串行 LVDS（SLVDS），支持 2 线 / 1 线 / 1/2 线模式，输出分辨率 14-20 位可编程	灵活接口适配不同数据传输速率需求
参考电压	内置 1.6V 参考（温度漂移 106ppm/°C）、支持外接 1.6V 高精度参考；参考输入阻抗 5.3kΩ，输入电流 1mA	内置参考简化设计，外接参考可进一步提升精度
时钟与同步	差分 / 单端采样时钟（1MSPS-125MSPS，外接参考）、100MSPS-125MSPS（内置参考）；支持多芯片同步（PDN/SYNC 引脚）	低抖动时钟输入保障高动态性能，同步功能适配多通道扩展
可靠性	QML-V 筛选与可靠性认证、单一装配 / 制造站点、产品全生命周期可追溯、符合 VID V62/25601 标准	满足太空 / 国防领域对供应链与质量的严苛要求

三、硬件设计关键信息

1. 封装与引脚

• 封装类型 ：64 引脚陶瓷扁平封装（CFP，HBP），尺寸 10.9mm×10.9mm，暴露热焊盘（DAP，内部连接 GND）需接地以保障散热（热阻 RθJA=28.4°C/W，RθJC=7.0°C/W），焊接时需确保热焊盘与地平面可靠连接，焊接面积≥7mm×7mm。
• 关键引脚功能 ：
  • 模拟输入：AINP/AINM（通道 A 差分输入）、BINP/BINM（通道 B 差分输入）、VCM（共模电压输出，供模拟输入偏置）。
  • 电源：AVDD（1.8V 模拟电源）、IOVDD（1.8V 数字接口电源）、GND/IOGND/REFGND（对应地，需单点共地）、VREF（参考电压输入，1.6V）、REFGND（参考地）。
  • 时钟与同步：CLKP/CLKM（差分采样时钟输入，支持单端配置）、DCLKINP/DCLKINM（接口时钟输入，内置 100Ω 端接）、DCLKP/DCLKM（数据输出时钟）、FCLKP/FCLKM（帧时钟输出）、PDN/SYNC（掉电 / 同步复用引脚）、RESET（硬件复位，高有效）。
  • 数据与控制：DA0P/DA0M 至 DB1P/DB1M（4 组 LVDS 数据输出）、SPI 接口（SEN/SCLK/SDIO，配置寄存器）、CTRL（上电默认配置引脚，控制参考源与时钟类型）。

2. 电源与信号设计要求

• 电源设计 ：
  • 供电序列：无严格时序要求，但推荐先加 AVDD，再加 IOVDD，避免电压冲击导致模拟电路损坏。
  • 去耦设计：AVDD、IOVDD 引脚需就近布置 10μF 钽电容 + 0.1μF 陶瓷电容，VREF 引脚需外接 10μF+0.1μF 电容滤波，降低电源噪声串扰；推荐搭配辐射加固型 LDO（如 TPS7A4501-SP）进一步抑制电源噪声。
• 信号设计 ：
  • 模拟输入：需差分布线，阻抗匹配（50Ω），长度匹配误差 < 5mil；AC 耦合时需通过 VCM 引脚提供 0.95V 共模偏置，DC 耦合时需由前端放大器（如 LMH5485-SP）提供共模电压。
  • 时钟输入：差分时钟需 AC 耦合，单端时钟需将 CLKM 接地；时钟占空比 45%-60%，抖动 < 250fs，避免采样相位误差影响动态性能。
  • LVDS 输出：需差分布线，阻抗 100Ω，远离模拟输入线（间距≥2mm），减少数字噪声串扰。

四、核心功能与配置

1. 低延迟与高动态信号链

• 模拟前端 ：每通道集成采样保持电路与低噪声放大器，输入阻抗 8kΩ、输入电容 5.4pF，支持 DC-200MHz 带宽信号采集，配合外部采样毛刺滤波器（0Hz-60MHz 用 33Ω+82nH+33pF，60MHz-120MHz 用 33Ω+91nH+82pF），可抑制采样噪声，提升 SNR。
• 数字下变频器（DDC） ：集成可编程 DDC，支持实信号 / 复信号抽取（抽取因子 2/4/8/16/32），内置 32 位数控振荡器（NCO），可实现信号混频与数据率降低（如 125MSPS 抽取 32 倍后数据率降至 3.9MSPS），减少后端 FPGA / 处理器负担。

2. 灵活数字接口与同步

• LVDS 输出模式 ：
  • 2 线模式：每通道 2 组 LVDS lane，序列化因子 7x-10x（视输出分辨率），数据率 700Mbps-1Gbps。
  • 1 线模式：每通道 1 组 LVDS lane，序列化因子 14x-20x，数据率 980Mbps-2Gbps（需注意不超过 1Gbps 上限）。
  • 1/2 线模式：两通道复用 1 组 LVDS lane，序列化因子 28x-40x，适用于引脚资源紧张场景。
• 多芯片同步 ：通过 PDN/SYNC 引脚或 SPI 配置实现多片 ADC3664-SP 同步，同步信号需在采样时钟上升沿前 500ps 建立、后 600ps 保持，确保多通道采样相位一致（如雷达阵列多通道信号采集）。

3. 辐射加固与可靠性设计

• 辐射防护 ：采用 Rad-Hard 工艺，通过材料选择与电路设计实现 TID 300krad、SEL 75MeV・cm²/mg 的辐射耐受，避免空间辐射导致器件性能退化或失效。
• 诊断与测试 ：支持测试图案生成（斜坡 / 固定图案）、温度传感器（精度 ±2°C）、寄存器读写验证，可通过 SPI 读取温度、噪声、均值等诊断数据，便于系统故障排查。

五、应用设计与布局

1. 典型应用场景

• 卫星光学成像 ：双通道同步采集成像传感器信号（如 CCD/CMOS 输出），125MSPS 采样率适配高分辨率成像，低噪声（-156.9dBFS/Hz）保障弱光场景成像质量，辐射加固特性耐受太空辐射环境。
• 雷达成像载荷 ：采集雷达基带 I/Q 信号，DDC 功能实现信号下变频与抽取，SFDR 84dBc 抑制杂散干扰，支持多芯片同步扩展通道数（如相控阵雷达）。
• 卫星通信接收 ：接收链路信号数字化，低延迟（1-2 时钟周期）支持高速载波恢复，SNR 77.5dBFS 保障微弱通信信号精准转换。

2. PCB 布局准则

• 分区设计 ：模拟区（AIN/BIN 输入、VREF）、数字区（LVDS 输出、SPI）、时钟区（CLKP/CLKM、DCLKIN）严格分离，模拟地 / 数字地 / 时钟地仅在器件热焊盘处单点连接；数字信号线与模拟输入线间距≥2mm，避免串扰。
• 布线要求 ：
  • 模拟输入：差分对布线，长度 < 10cm，避免过孔；VCM 引脚布线需短而粗，外接 10μF 电容靠近引脚。
  • 时钟线：差分时钟线长度匹配误差 < 2mil，单端时钟线靠近地平面；DCLKINP/DCLKINM 需串联 100Ω 端接电阻（若外部未端接）。
  • LVDS 输出：差分对布线，长度匹配误差 < 5mil，每对 lane 远离模拟区域，末端接 100Ω 匹配电阻。
• 热设计 ：暴露热焊盘通过至少 8 个 0.3mm 孔径过孔连接至地平面，热焊盘周围预留 1mm 散热铜皮，避免高温导致辐射耐受能力下降。