RISC-V+DSA：跃昉科技袁博浒解析芯算格局重塑的技术路径

7月16日至18日，2025年RISC-V中国峰会在上海成功举办。作为RISC-V特定领域计算革新者，跃昉科技受邀出席峰会高性能计算分论坛，公司首席运营官（COO）袁博浒发表题为《RISC-V+DSA：重塑芯算格局的必然选择》的主题演讲，深入探讨了RISC-V架构与特定领域加速架构（DSA）结合的技术路径及其在高性能计算领域的应用前景。

RISC-V+DSA：释放硬件潜能新范式

袁博浒在演讲中指出，随着AI和高性能计算需求的爆发式增长，传统芯片架构面临算力堆砌、能耗攀升等挑战。RISC-V架构的开放性与灵活性，结合DSA的专用化设计，能够更高效地释放硬件性能。

他进一步解释，DSA通过针对特定计算任务优化指令集和硬件资源分配，显著提升了计算能效。例如，在AI推理场景中，通过定制化指令集和缓存机制优化，可减少数据搬运开销，使计算效率提升数倍。这种“软硬协同”的设计理念，让芯片无需依赖更高算力即可实现更优的AI性能表现。

在工艺演进趋缓的背景下，DSA的价值更为凸显。袁博浒强调："未来需要通过DSA的专业领域架构提升能耗比，同时从工艺角度拆解不同检查线，实现应用场景下的专业资源整合。"这种架构级优化能够在现有工艺水平下，通过软硬协同设计释放更大计算潜力。

DSA架构的技术实现路径

袁博浒详细阐述了DSA架构从算法到芯片的完整技术路径，这一路径可分为三个关键层次：指令集扩展设计、Chiplet设计和芯片设计。

在指令集层面，优化的核心在于针对特定计算模式进行深度定制。以Energon算法为例，通过RISC-V扩展指令集对矩阵乘法（MatMul）、SoftMax等操作进行硬件级加速，可实现高达10000倍的能效提升和1000倍的运算速度增益。这种优化不仅提升了计算效率，更释放了硬件的潜在能力。

Chiplet设计层面则聚焦于芯片内部执行效率的提升。袁博浒提到，通过优化单发射/多发射机制、改进缓存访问策略以及减少数据搬运开销，芯片能在相同工艺条件下显著提升性能。此外，软件共享内存机制的引入进一步增强了多核协同效率，为复杂计算任务提供了更高效的执行环境。

在芯片设计方面，DSA架构强调针对不同计算负载设计专用加速引擎。袁博浒特别指出，“我们需要构建针对某一种计算所需要的对象对应的计算引擎。” 这一理念推动了从计算对象的扩展能力出发，构建可扩展的计算单元组合和高效的内存子系统，从而实现对特定工作负载的极致优化。

产业化的关键挑战与解决方案

尽管DSA架构在技术上展现出显著优势，但其产业化仍面临诸多挑战。袁博浒从跨厂商协作、基础设施建设和软件生态三个维度剖析了这些问题，并提出了相应的解决方案。

跨厂商协作标准是DSA产业化首要解决的问题。袁博浒认为，“做这样的事情肯定只靠一个厂家很难做到”，因此需要建立统一的IP接口规范和互联标准，确保不同厂商的DSA模块能够无缝协作。同时，多工艺节点支持也至关重要，这能保证架构在12nm、16nm、28nm等不同工艺下均能高效运行。

基础设施建设方面，袁博浒提出了集中式数据交换架构和可靠互连机制等解决方案。这些技术不仅能优化多核间数据传输效率，还能提升系统稳定性。此外，完善的仿真工具链也是加速芯片设计验证的关键。

软件生态建设同样不容忽视。袁博浒强调，“我们需要构建一个开放的生态，让各家可以贡献自己的加速架构设计。” 这一目标需要高性能模拟器和开放软件栈的支持，以降低开发者门槛，加速应用落地。跃昉科技已开发出支持RVA23完整指令集的高性能模拟器，为早期软件开发提供了有力保障。

袁博浒最后提出，在RISC-V+DSA生态建设方面，跃昉科技正在积极行动，作为核心发起单位成立了全球首个基于RISC-V的DSA产业创新合作组织——RDSA产业联盟，已经吸引了国内外50余家合作伙伴加入，共同探索异构计算互联、协议层优化等关键技术，共同推进产业生态建设。

跃昉科技的DSA+RISC-V技术路线，为芯片产业提供了新的发展思路。通过算法-指令集-硬件的深度优化，DSA架构能在能效、性能上实现突破，而开放生态的构建将进一步加速产业化落地。未来，这一技术路径有望在AI、高性能计算等领域发挥更大价值，推动芯片产业迈向新高度。

审核编辑 黄宇