ADN2905具有614.4 Mbps至10.3125 Gbps放大器/均衡器的CPRI和10G以太网数据恢复IC技术手册

概述
ADN2905可提供下列速率的量化和多速率数据恢复接收器功能：614.4 Mbps、1.2288 Gbps、1.25 Gbps、2.4576 Gbps、3.072 Gbps、4.9152 Gbps、6.144 Gbps、9.8304 Gbps和10.3125 Gbps，适合通用公共无线电接口(CPRI)和千兆以太网应用。 ADN2905可自动锁定至所有指定的CPRI和以太网数据速率，而无需外部参考时钟或编程。 ADN2905抖动性能超过SFF-8431规定的抖动要求。
数据表：*附件：ADN2905具有614.4 Mbps至10.3125 Gbps放大器 均衡器的CPRI和10G以太网数据恢复IC技术手册.pdf

ADN2905提供手动采样相位调整。 此外，用户还可选择均衡器或0 dB EQ作为输入。 均衡器为自适应或可手动设置。

ADN2905还支持伪随机二进制序列(PRBS)生成、位错误检测和输入数据速率回读功能。

ADN2905采用紧凑型4 mm x 4 mm、24引脚芯片级(LFCSP)封装。 除非另有说明，所有ADN2905规格均相对于−40℃至+85℃环境温度而言。

应用

• 兼容SFF-8431
• 以太网 10GE、1GE和CPRI： OS/L.6至OS/L.96

特性

• 串行CPRI数据速率
• 614.4 Mbps、1.2288 Gbps、2.4576 Gbps、3.072 Gbps、4.9152 Gbps、6.144 Gbps和9.8304 Gbps
• 以太网数据速率：1.25 Gbps和10.3125 Gbps
• 无需参考时钟
• 抖动性能优于SFF-8431抖动规格
• 可选均衡器或0 dB EQ输入模式
• 量化器灵敏度：200 mV p-p（典型值，均衡器模式）
• 采样相位调整（5.65 Gbps或更高）
• 输出极性反转
• 通过I^2^C访问可选特性
• 失锁(LOL)指示器
• PRBS发生器和检测器
• 欲了解更多特性，请参考数据手册

框图

引脚配置描述

典型性能特征

工作原理

ADN2905 实现了通用公共无线接口（CPRI）数据速率从 914.4 Mbps 到 9.8304 Gbps 的数据恢复功能。前端可配置为均衡至 0 dB 均衡基准电平，或归零（NRZ）输入波形以消除符号间干扰，从而通过数据输入驱动数字逻辑信号。

用户可从两个输入级中选择来处理数据：一个是高通无源均衡器，在 5 GHz 时提升高达 10 dB；另一个是 0 dB 均衡器，在 CPRI 速率为 9.8304 Gbps 时，灵敏度约为 250 mV 峰峰值。

当输入信号因 FR - 4 或印刷电路板（PCB）走线中的其他损伤而受损时，可使用无源均衡器。均衡器的高频增益可通过 I^{2}C 寄存器进行配置。此外，还包含自适应功能，可自动调整均衡器以实现最宽的眼图张开度。不过，均衡器只能在数据速率大于 5.5 Gbps 时手动设置任何参数，且自适应功能仅在此时可用。

当有信号用于数据恢复时，ADN2905 采用延迟锁定环和锁相环（PLL）电路进行时钟恢复和数据重定时，使其与来自 NRZ 编码数据的数据流同步。输入数据由高速时钟采样，该时钟可适应跨越三个数量级的数据速率。下采样数据被输入到二进制鉴相器中。

输入信号的相位由两条独立的反馈回路跟踪。一条高速延迟锁定环（DLL）路径通过数字控制振荡器（DCO）级联一个数字积分器，以跟踪抖动的高频分量。另一条独立的锁相环，由数字积分器和 DCO 组成，用于跟踪抖动的低频分量。DCO 的初始频率由第三环路设置，该环路将 DCO 频率与输入数据频率进行比较。此第三环路还确定数字下采样器的抽取率。

延迟锁定环和锁相环共同跟踪输入数据的相位。例如，当时钟滞后于输入数据时，鉴相器会将 DCO 驱动到更高频率，并通过移相器将时钟相位推进；这两种操作都能减小时钟与数据之间的相位误差。由于环路滤波器是一个积分器，静态相位误差会被驱动至零。

该电路的另一个特点是，移相器实现了频率补偿的零阶锁相环，且零值位于反馈路径中，因此在闭环传递函数中不会出现。这意味着该电路没有零阶锁相环中常见的抖动峰值，从而消除了抖动峰值。

延迟锁定环和锁相环同时提供宽带抖动适应和窄带抖动滤波功能。图 15 中的简化框图显示，Z(s)/X(s) 是一个三阶、低通抖动传递函数，具有出色的滤波性能。低通频率极点是通过在 DLL 中对 PLL 的增益进行分频形成的，其增益在转换带宽内接近 N，与普通环路不同。请注意，该传递函数没有零点，不像零阶锁相环，这意味着主 PLL 没有抖动峰值。这种无抖动峰值的特性为信号发生器应用提供了理想的性能，因为在级联发生器中，抖动峰值可能会导致危险的抖动累积。

误差传递函数 e(s)/X(s) 与带有二进制鉴相器的普通锁相环具有相同的高通形式。该传递函数可自由优化，以提供宽带抖动适应功能，因为抖动传递函数 Z(s)/X(s) 提供了窄带抖动滤波功能。

延迟锁定环和锁相环共同作用以实现整体抖动适应。当数据信号上的输入抖动频率较低时，环路滤波器中的积分器具有高增益，可跟踪大的抖动幅度且产生较小的误差。在这种情况下，振荡器会进行频率调制，抖动的跟踪方式与普通锁相环类似。可跟踪的低频抖动量取决于数字控制振荡器（DCO）的调谐范围，调谐范围越宽，对低频抖动的适应能力越强。内部锁相环控制保留用于小频率抖动，因此移相器可保持接近其范围中心，有助于实现低频抖动适应。

在中等抖动频率下，DCO 的增益和调谐范围不足以跟踪输入抖动。此时，DCO 控制字变大并达到饱和，结果是 DCO 频率保持在其调谐范围的极限值。DCO 调谐范围的大小对抖动适应能力影响较小。延迟锁定环的控制范围更大，因此移相器可跟踪输入抖动，无限范围的移相器可实现时钟同步。因此，时钟与数据采样和重定时之间的最小失配由先入先出存储器（FIFO）深度限制为 32 个单位间隔（UI）。

有两种方法可获取输入数据速率。默认模式下，有限状态机从数据中提取频率测量值，以设置 DCO 和锁相环的频率匹配和分频比，使采样频率与数据速率的偏差在 250 ppm 以内，从而启用锁相环，将频率偏差驱动至 0 ppm。第二种模式是锁相环参考（LTR）模式，用户可在其中提供 11.05 MHz 至 176.8 MHz 之间的参考时钟，分频比必须写入串行端口寄存器。