使用环旭电子FEDS平台解决电源完整性模拟难题

在现代高速电子系统中，电源完整性是指确保电子系统中所有元件都能稳定、准确地获得电源电压和电流，以确保系统稳定运行，避免受到杂讯或波动的影响。电源完整性已成为系统性能和可靠性的关键因素，要达成这目标，需在设计初期利用模拟软体进行系统阻抗特性模拟，以确保电源品质。但是，往往专案开发时程有限，如何在时间有限的情况下，完成大量电源设计的模拟需求，成为了优化开发流程的关键课题。

Figure 1. 电源网路 (Source from SIERRA CIRCUITS Proto Express)

Qualcomm、Intel、MTK等IC设计大厂规范多项PI模拟项目和设计目标，以确保其产品能在系统上稳定工作。随着时间推移，模拟项目数量显著增加。这些要求使得电源完整性设计和验证成为硬体与模拟工程师的必须任务。

「电源完整性模拟」的开发挑战

由于电源完整性需求的急速增长，硬体和模拟工程师面临多种挑战：

时间与人力资源限制：传统手动模拟耗时且需要专业的模拟工程师参与，模拟项目逐渐增多延长设计周期，影响产品上市时间。

错误率与品质不一致：模拟需求增加，手动设置容易出错，导致结果不一致性和重复模拟工作，浪费资源。

大量模拟需求管理：各芯片有不同电源设计需求，模拟工程师需针对每个项目进行特定的参数设定，如何有效管理这些设定成为挑战。

设计复杂度提升：处理器性能提高对电源要求更严苛，工程师需考虑更多设计因素，如去耦电容设计和电源与接地平面完整性。随着设计变得复杂，快速找到问题并优化设计以减少资源和时间浪费尤为重要。

有鉴于此，USI 环旭电子CE 研发团队开发出一套「电源完整性模拟系统」并建构在前端设计及自动化模拟平台(FEDS)，此款「自动化」电源完整性模拟工具将能用于解决上述挑战。

电源完整性模拟系统 (Power Integrity Simulation)

此电源完整性模拟系统的核心技术在于自动化工作流程，硬体工程师只需简单操作即可完成大量模拟任务。此系统减少手动设置时间和人为错误，提升效率。我们同时建立电源完整性优化的手法，并透过内部LMS课程培训工程师进行设计优化，推广自动化系统到工程师端，缩减跨部门操作，提升模拟效率和产出，使电源完整性设计在有限时间内完成。

走进FEDS-PI的工作流程

首先，硬体工程师准备模拟资料（Layout/BOM/Stackup）并上传至系统。

其次，选择或编辑要模拟的电源网路，模拟工程师会依据晶片组的PI设计要求建立资料库。

FEDS-PI系统自动连结模拟软体，将设定带入执行模拟，模拟完成后，系统生成报告并通知。

用户可依报告结果进行设计优化，修改后再进行模拟验证。

系统储存模拟历史纪录，方便比较不同设计方案的改进效果，以逐步优化PI设计。

Figure2. 电源完整性模拟系统FEDS-PI 流程图

实际应用成效 (Results)

电源完整性模拟系统有效处理大量模拟需求，提供简单操作介面，工程师可自行完成模拟，无需复杂设置，节省人力成本。同时，再结合优化流程，快速诊断并解决电源问题，缩短工作周期并提升设计品质。相比传统手动模拟方法，电源完整性模拟系统展现了以下三个显著优势：

时间效率：传统手动模拟耗时，从设定到报告制作需12个小时，FEDS-PI可将整个流程缩短至仅需2小时，显著提升了83%的专案执行效率。

可靠性：手动模拟易出错，导致结果不稳定。FEDS-PI的自动化流程确保一致性和稳定性，并内建错误检查机制，能在上传Layout后检测潜在问题，如开路或短路，及时发出警告，大幅降低人为错误风险。

模拟资源利用率：传统方法每次模拟需工程师和软体许可，而FEDS-PI只需上传档案并勾选模拟项目，系统即可自动完成模拟并产生报告。FEDS-PI仅需一个软体许可和一台Server即可24小时运行，提高资源利用率。

USI环旭电子所开发的FEDS平台，不仅是一套工具，更是以其高效、可靠、智能的特点，正在引领电源完整性设计进入一场效率革命。未来，随着AI技术的进一步发展，FEDS有望实现更智能化的自动化，例如自动识别设计缺陷、自动生成优化方案等。

透过其中的「电源完整性模拟系统」，加上电源设计的优化攻略，可以明确找出电源问题的根本原因，修改后能快速模拟验证，整体缩短解决问题的工作周期，显著提升整体模拟效率并提高产品设计品质，有效解决了传统手动模拟所面临的时间、人力、错误率等诸多挑战，为开发流程提供了一个高效、可靠的设计平台。