0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

HighTec C/C++编译器套件全面支持芯来RISC-V IP

芯来科技 来源:芯来科技 2024-12-23 09:04 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

德国萨尔布吕肯,2024年12月5日——世界领先的汽车C/C++编译器解决方案提供商HighTec EDV Systeme GmbH宣布全面支持芯来科技的RISC-V IP。HighTec编译器是基于LLVM开源汽车级C/C++编译器工具,已通过ISO 26262 ASIL D的安全认证。从事RISC-V架构开发的汽车软件开发者受益于这些工具来无缝支持芯来经过功能安全认证的RISC-V内核,进而为那些有着高性能和高安全要求、要求最为严苛的汽车应用生成紧凑且高度可靠的代码。

芯来在过去两年中获得了NA300和NA900的两项Exida ASIL-D产品认证,这证实了芯来汽车级产品的高安全性和可靠性,并认可了芯来在开发IP方面的强大能力。这不仅对芯来,而且对汽车电子领域的整个RISC-V生态系统都具有重要意义:凭借这一认证,芯来成为世界上第一家获得ASIL-D产品认证的RISC-V IP供应商。芯来旨在提高国内外客户使用RISC-V制造汽车芯片的信心。

HighTec C/C++汽车编译器可以满足所有技术要求,以充分利用芯来RISC-V内核的强大性能和独特安全功能。该编译器基于LLVM(Low Level Virtual Machine)开源技术,以其构建时间短的特点和先进的代码优化功能而闻名于业界。HighTec经过功能安全认证的C/C++编译器还能通过一个鉴定工具包加快功能安全汽车应用程序的开发和认证。

芯来科技首席执行官彭剑英表示:

芯来科技的RISC-V IP符合最高的行业质量控制标准。为了提升用户体验并优化客户SoC设计中的编译解决方案,我们需要高质量的汽车编译器工具,如HighTec,来支持我们的下游客户的开发工作。HighTec编译器将为我们的汽车客户提供更可靠的解决方案。

HighTec首席技术官Mario Cupelli说::

我们很高兴能作为值得信赖的合作伙伴进入芯来的生态系统,HighTec也将倾力支持芯来RISC-V IP未来的发展,让汽车客户借助HighTec的汽车级C/C++编译器解决方案专注于快速推动稳健、安全的RISC-V汽车应用的开发和上市。

关于HighTec

HighTec总部位于德国萨尔布吕肯,是全球最大的使用创新开源技术的商业编译器供应商,提供经过ISO 26262 ASIL D认证的嵌入式软件开发工具、实时操作系统PXROS-HR以及广泛的软件设计服务。

HighTec经过ASIL D认证的C/C++编译器适用于汽车和工业领域领先的多核心微控制器,如Arm、TriCore/ AURIX/ TRAVEO系列、RISC-V、Power Architecture(PowerPC)和GTM架构,并在与芯片合作伙伴密切合作中不断被调整和优化以支持各种新架构。

除了多架构编译器之外,HighTec还提供PXROS-HR实时操作系统,这是一种经过安全认证的多核 RTOS,适用于具有安全性和多核要求的应用。PXROS-HR保证了实时环境中的稳健性、安全性、高性能和数据安全。PXROS-HR通过了ISO 26262 ASIL D/IEC 61508 SIL 3认证,并以工具鉴定套件为辅助客户应用认证的基础,用于ASIL D开发。HighTec还提供软件开发、培训和咨询服务作为公司产品组合的补充。

HighTec成立于1982年,是一家私营的全球性公司,在德国、捷克共和国、荷兰、匈牙利和中国均设有办事处。有关HighTec的更多信息,请访问 www.hightec-rt.com。关于芯来科技芯来科技成立于2018年,一直专注于RISC-V CPU IP及相应平台方案的研发,是本土RISC-V领域的代表性企业。

芯来科技从零开始,坚持自研,打造了N/U、NX/UX四大通用CPU IP产品线和NS、NA、NI三个专用CPU IP产品线。其中:

* N/U(支持SV32 MMU)是32位架构,主要用于边缘计算、低功耗和IoT场景; * NX/UX(支持SV39和SV48 MMU)是64位架构,主要用于数据中心、网络安全、存储等高性能应用场景; * NS(Security)面向支付等高安全场景; * NA(Automotive)面向功能安全汽车电子场景; * NI(Intelligence)面向AI等高性能计算场景。 目前已有超过250家国内外正式授权客户使用了芯来科技的RISC-V CPU IP,遍及AI、汽车电子、5G通信、网络安全、存储、工业控制MCU、IoT等多个领域。 更多详情访问:www.nucleisys.com

6763b4bc-be82-11ef-9310-92fbcf53809c.png

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • IP
    IP
    +关注

    关注

    5

    文章

    1885

    浏览量

    156734
  • 编译器
    +关注

    关注

    1

    文章

    1672

    浏览量

    51915
  • RISC-V
    +关注

    关注

    49

    文章

    2952

    浏览量

    53559

原文标题:HighTec C/C++编译器套件全面支持芯来RISC-V IP

文章出处:【微信号:nucleisys,微信公众号:芯来科技】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    重磅合作!Quintauris 联手 SiFive,加速 RISC-V 在嵌入式与 AI 领域落地

    之后,要打造的是高可靠性、高能效还支持可扩展的 RISC-V 设计方案。而且合作的核心目标特别明确: 让 RISC-V 处理在嵌入式、物联网、AI 系统里更快普及; 用集成式
    发表于 12-18 12:01

    喜讯|昊RISC-V DSP荣获“中国RISC-V生态推广奖

    成果,成功斩获"RISC-V生态推广示范案例"奖项!这是对中科昊坚持自主创新、推动RISC-V产业化、构建开放共赢生态体系的权威认可。技术突破:RISC-V落地
    的头像 发表于 11-18 09:01 2505次阅读
    喜讯|昊<b class='flag-5'>芯</b><b class='flag-5'>RISC-V</b> DSP荣获“中国<b class='flag-5'>芯</b>”<b class='flag-5'>RISC-V</b>生态推广奖

    CIE全国RISC-V创新应用大赛 人脸识别系统介绍与移植

    \\\\ python3-dev 上述代码进行了如下操作: build-essential:提供 C/C++ 编译器支持基础代码编译
    发表于 11-08 11:19

    IDE开发GD32VF103V-EVAL编译出问题的解决办法

    在导入现有的例程编译时会出现如下问题 此时找不到编译器,需要修改一下右击工程选择“Properties”--》“C/C++ Build”--》“Settings”--》“Toolch
    发表于 11-06 06:41

    RISC-V的工具链GCC内联汇编

    具体实现方法和步骤 在RISC-V架构中定义的CSR寄存需要使用特殊的CSR指令进行访问,如果CC++程序中需要访问CSR寄存,只能使
    发表于 10-30 06:59

    提高RISC-V在Drystone测试中得分的方法

    性能:内存的读写速度、延迟和带宽等都会影响到 Drystone 的性能。 指令集优化:对RISC-V指令集的优化也会影响性能。例如,对于特定的应用或计算任务,可以通过定制指令集提高性能。 编译器优化
    发表于 10-21 13:58

    rtsmart开启C++特性支持后,工具链编译内核不通过怎么解决?

    各位大佬好,本人在rtsmart项目中需要使用C++11特性,在menuconfig那里配置了支持C++特性后,使用7.3.0版本的arm-linux-musleabi编译器
    发表于 09-29 07:49

    兆松科技ZCC-FuSa编译器全面支持晶心科技车规级RISC-V处理IP

    2025 年 8 月 26 日,兆松科技宣布其车规编译器 ZCC-FuSa 全面支持 Andes 晶心科技各系列车规级的 AndesCore RISC-V CPU
    的头像 发表于 08-27 16:50 1534次阅读
    兆松科技ZCC-FuSa<b class='flag-5'>编译器</b><b class='flag-5'>全面</b><b class='flag-5'>支持</b>晶心科技车规级<b class='flag-5'>RISC-V</b>处理<b class='flag-5'>器</b><b class='flag-5'>IP</b>核

    RT-Thread BSP全面支持玄铁全系列RISC-V 处理 | 技术集结

    RT-ThreadBSP全面支持玄铁全系列RISC-V处理。玄铁系列RISC-V处理由阿里达
    的头像 发表于 07-03 18:03 3486次阅读
    RT-Thread BSP<b class='flag-5'>全面</b><b class='flag-5'>支持</b>玄铁全系列<b class='flag-5'>RISC-V</b> 处理<b class='flag-5'>器</b> | 技术集结

    兆松科技发布高性能RISC-V编译器ZCC 4.0.0版本

    近日,兆松科技(武汉)有限公司(以下简称“兆松科技”)宣布正式发布高性能 RISC-V 编译器 ZCC 4.0.0 版本。新版本在性能优化、厂商自定义指令支持和软件库等方面实现全面升级
    的头像 发表于 06-27 14:48 3790次阅读
    兆松科技发布高性能<b class='flag-5'>RISC-V</b><b class='flag-5'>编译器</b>ZCC 4.0.0版本

    科技新一代RISC-V高性能处理IP UX1030H 全面支持RVA23

    2025年6月24日,上海 —— 在RISC-V生态持续推进标准化、高性能发展的背景下,国内对具备虚拟化能力、安全隔离机制及高并发处理能力的处理需求显著增长。今日,科技(Nucl
    的头像 发表于 06-24 09:20 3085次阅读
    <b class='flag-5'>芯</b><b class='flag-5'>来</b>科技新一代<b class='flag-5'>RISC-V</b>高性能处理<b class='flag-5'>器</b><b class='flag-5'>IP</b> UX1030H  <b class='flag-5'>全面</b><b class='flag-5'>支持</b>RVA23

    兆松科技ZCC编译器全面支持科技NA系列处理

    近日,兆松科技(武汉)有限公司(以下简称“兆松科技”)宣布正式发布高性能RISC-V编译器ZCC 4.0.0版本。
    的头像 发表于 06-11 09:56 2010次阅读

    RISC-V架构下的编译器自动向量化

    高性能算力生态的建设,正投入编译器自动向量化优化等多项关键技术,全面助力RISC-V的高性能发展。RISC-V向量设计SpacemiT在现代CPU中,向量
    的头像 发表于 06-06 16:59 1445次阅读
    <b class='flag-5'>RISC-V</b>架构下的<b class='flag-5'>编译器</b>自动向量化

    先楫 x 兆松:打造国产高性能 RISC-V MCU生态里程碑

    2025年06月06日,兆松科技(武汉)有限公司(以下简称“兆松科技”)宣布正式发布高性能RISC-V编译器ZCC4.0.0版本。新版本在性能优化、厂商自定义指令支持和软件库等方面实现全面
    的头像 发表于 06-06 15:53 2477次阅读
    先楫 x 兆松:打造国产高性能 <b class='flag-5'>RISC-V</b> MCU生态里程碑

    HighTec编译器全面支持驰科技车规MCU芯片E3650

    近日,HighTec驰科技共同宣布HighTec编译器套件全面
    的头像 发表于 04-28 15:20 1987次阅读