浅析2024年半导体行业的两大关键词

本期奇说芯语Kiwi Talks 将浅析2024年半导体行业的两大关键词RISC-V & Chiplet...

RISC-V: 一种开放指令集架构的崛起

RISC-V（Reduced Instruction Set Computing – V）无疑正是当下芯片产业的热门关键词！使用最开放开源协议之一的BSD，只用十年就达到出货量100亿颗（ARM 指令集芯片达到相同出货量用了近 30 年）的RISC-V，大有与x86和Arm两大指令集三分天下的潜力。

相对于市场上两大主流的指令集架构x86和ARM，RISC-V这个新玩家具有哪些优势？

免费和开放：任何人都可以使用、修改和分发它。

具有可扩展性：可以根据需求定制指令集，适用于各种应用场景，从嵌入式系统到超级计算机。

简洁设计：易于实现和优化，提高性能和效率。

RISC-V：全力发力高性能计算HPC领域

2023年初，RISC-V International将HPC确定为RISC-V增长的战略优先领域，再加上最近批准的矢量扩展和大量移植关键HPC库和工具的HPC软件工作，很明显，这一领域的势头正在迅速增长。

2023年6月，全球RISC-V软件生态计划RISE（RISC-V Software Ecosystem）组织成立。该计划由谷歌、英特尔、高通、联发科、Andes、平头哥、Rivos、SiFive、Ventana、三星、英伟达、Imagination等共13家产业巨头共同发起的，旨在协助RISC-V国际基金会共同加速RISC-V商用软件生态建设。

从行业支持的角度来说，由于电子产业发展的不确定性和产业链的区域化大趋势，RISC-V在全球范围内都得到了前所未见的支持力度。仅是HPC领域，联盟都有个专门的SIG-HPC（高性能计算特别兴趣小组），也算是为RISC-V在HPC社区的发展做的努力之一。

基于定制计算平台日益增长的需求，RISC-V 带来的项目的开源性、可定制性质为工程师提供了大量的资源和灵活性。因此，越来越多的初创公司投身于RISC-V 芯片的研发并在这一领域取得了关键的突破。

例如SiFive的P670是个13级流水线、4发射的乱序架构，在面积效益上对标的是Arm Cortex-A78；Ventana发布的Veyron V2 CPU，在指令扩展、内核设计、互联标准、制程工艺等众多方面进行了全面升级。其核心配置方面，基于台积电4nm工艺，依然是基于8流水线设计，支持乱序执行，主频高达3.6GHz，单个集群的内核数量提升到了32个，多集群最多可扩展至192核以及Tenstorrent的3nm AI & CPU Chiplets Grendel等。

Chiplet展现成本、良率及灵活性优势

我们知道Chiplet技术是将原本一块复杂的SoC芯片分解为小的芯粒,其模块化设计的概念,将有利于架构设计的重新划分和创新,实现芯片的不同功能区解耦,有利于一些芯粒的复用,形成系列化产品,可实现低设计成本、低制造成本、高良率,并且缩短产品商用上市时间和后续产品的迭代周期。

目前主流的国际芯片大厂英伟达、Intel及AMD等推出的一系列新产品均使用了Chiplet技术。

根据 Gartner 数据统计，基于 Chiplet 的半导体器件销售收入在 2020 年仅为 33 亿美元， 2022 年已超过 100 亿美元，2023 年超过 250 亿美元，2024 年将达到 505 亿美元，复合年增长率高达 98%。超过 30%的 SiP 封装将使用芯粒（Chiplet）来优化成本、性能和上市时间。

国产芯片弯道超车的新机遇

在国际贸易大环境不能支持国内使用先进制程工艺的背景下，RISC-V与Chiplet共同构成了国内芯片的优先解决方案。

一方面开源的RISC-V和国产IP可以让我们达成真正的“自主可控”，Chiplet又可以实现不同产品、代际的复用，从而提升良率、降低制造复杂度和成本。

另一方面开源的RISC-V能够降低芯片开发门槛，促进芯片人才培养，推进芯片业创新，从而成为中国企业发展AI和HPC的重要突破口。

RISC-V具备开源、开放、灵活和高度可定制特性，而Chiplet是构建下一代半导体产品前进战略的重要组成部分，可以轻松构建高性能CPU。其“可组合性”让用户以最佳比例组合计算、内存和I/O，创造一个在性能、成本效益、工作负载等各方面都更为高效的系统。将RISC-V的开放式架构与 Chiplet开放式硬件设计相结合，能有效推动数据中心的工作流程效率，将单插槽性能发挥到极致。

RISC-V 和Chiplet所能达成的灵活性还不止于此，各层级的灵活性和定制性未来还有更大的潜力做挖掘。在目前智算中心对芯片间互联，服务器集群互联通信方面提出了更高的要求，这时就需要考虑核心的可扩展性，也就是核心与互联的协同优化。RISC-V在这一层级给出了自由度，可能会比一些现有标准做得更好，这也让RISC-V在这一层级的生态发展有了不同的可能性。

奇异摩尔能够针对不同客户的不同需求，提供从片内互联、片间互联、集群间互联的全栈解决方案。以奇异摩尔旗下的通用互联芯粒 Kiwi IO Die为例，产品集成了如D2DDDRPCIeCXL等大量存储、互联接口，最高可以支持10+Chiplets，构建高达192 core CPU或1000T GPU的算力平台。

Ventana Veyron V2搭载奇异摩尔I/O Die

目前全球首款基于RISC-V架构的服务器CPU，性能超越AMD高端服务器芯片Epyc 9754的Ventana Veyron V2，正是搭载了这一款奇异摩尔的互联芯粒 Kiwi IO Die，以实现允许客户将自身矩阵引擎添加到处理器架构之中。通过支持定制加速器的集成，从而为不同工作负载提供更高的效率。这种灵活的商业模式意味着可以更快速地制造芯片，并通过集成加速器改变处理器的性能曲线，以适应不同的应用场景。 同时，奇异摩尔Kiwi IO Die在特定领域方面，通过对计算芯粒、内存和各种加速器配比的整体规划，为各种工作负载提供灵活的硬件配置选项；在CPU中内置了端到端的RAS，确保所有总线都受到安全启动验证和级别验证等保护，同时克服侧通道攻击和其他漏洞，确保CPU芯粒和整个SoC层面的安全。

写在最后，高性能计算的未来在于拥抱专业化和利用新兴的开放式 Chiplet 市场。通过将特定领域的加速器与模块化异构系统中的通用处理器相结合，高性能计算可以达到前所未有的性能和效率水平。

奇异摩尔作为业内Chiplet互联的先行者正积极通过加入互联标准组织、提供全系列的互联产品（片内/片间/网间全覆盖），联合生态合作伙伴共同创建一个更开放的半导体行业生态，推动高性能计算产业的革命与发展。