Vivado中的Incremental Compile增量编译技术详解
Incremental Compile增量编译是Vivado提供的一项高阶功能。目的旨在当设计微小的改变时，重用综合和布局布线的结果，缩短编译时间。
下图是增量编译的流程：
增量编译需要已经编译完成的原始设计的dcp文件作为参考，当我们在原始设计上做微小的改动时，就可以使用增量编译的流程。这些改动包括：
- RTL代码的微小修改
- 网表的微小修改，比如增加或者改变ILA
在Vivado里面，使能IncrementalCompile的方式非常简洁，在Impl run上右键选择“Set Incremental Compile…”，然后设置相应的参考dcp文件即可：
Tips：
1. 当参考设计和当前设计的相似度大于95%的时候，最适合用增量编译技术
相似度低于75%时，工具会关闭增量编译
2. 有些时候，即使很小的RTL改动，也会造成网表的巨大差异。比如
a） 改变HDL中的某些全局常量
b） 增加总线的位宽
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
Vivado
+关注
关注
18文章
790浏览量
65100
发布评论请先 登录
相关推荐
Altium如何放置compile mask(编译屏蔽)
方法步骤如下：原理图界面上place（放置）-->directives（指示）-->compile mask（编译屏蔽），拖动鼠标，框住不需编译的电路。 取消的方法：不需要删除，之需要在编译
发表于 09-17 14:08
什么是增量式编译？
压一压就好了！ Altera不能真的压缩时间，但我们能改变“速度”！从数年前的版本开始，Quartus2软件中就整合了一种新技术，或者说一种新的设计流程：增量式编译（Incremental
发表于 09-19 08:22
14.3中的compile_simlib错误的解决办法？
/managed_ip_project.cache/compile_simlib'中'ies'的编译库库verilog.secureip：verilog.axi_bfm将不会被编译，因
发表于 07-27 10:36
谁能缩短大容量FPGA的编译时间？增量式编译QIC！
增量式编译（Incremental Compilation）是ALTERA为解决大容量FPGA设计编译时间太长的问题给出的一个新式工具！在本文中我们将阐述QIC在缩短
发表于 12-25 11:26
•4499次阅读
Vivado Design Suite 2015.3的新功能介绍
了解Vivado实现中2015.3中的新增量编译功能，包括更好地处理物理优化和自动增量编译流程。
Vivado Design Suite 2015.3新增量编译功能介绍
了解Vivado实现中2015.3中的新增量编译功能，包括更好地处理物理优化和自动增量编译流程。
引入增量编译流程进行调试的好处与步骤
了解使用Vivado 2016.1中引入的增量编译流程进行调试的好处，以及在使用增量编译实现时添加/删除/修改ILA内核所需的步骤。
如何在Vivado中实现逻辑锁定和增量编译工程实例说明
本文针对Vivado中实现的逻辑锁定和增量编译进行的工程实例介绍，文中有对应工程的下载地址。友情提示：（1）增量编译只允许修改当前工程不超过
Vivado综合引擎的增量综合流程
从 Vivado 2019.1 版本开始，Vivado 综合引擎就已经可以支持增量流程了。这使用户能够在设计变化较小时减少总的综合运行时间。
发表于 07-21 11:02
•1389次阅读
Vivado增量编译的基本概念、优点、使用方法以及注意事项
随着FPGA设计的复杂度不断提高，设计人员需要选择更为高效的设计流程来保证开发效率和减少开发成本。其中，Vivado增量编译是一种非常重要的设计流程。本文将介绍Vivado
工商网监
评论