电子发烧友网报道(文/吴子鹏)第四届滴水湖中国RISC-V产业论坛上,北京大学讲席教授、RISC-V国际基金会人工智能与机器学习专委会主席谢涛教授进行了题为《万物智联时代的RISC-V+AI算力之路》的主题演讲。在演讲中,他提到了基于RISC-V构建AI算力的优势,以及实现RISC-V AI芯片的两种主要模式。
谢涛表示,目前计算技术体系共有三种模式。第一个是A体系,也可称为是“高铁模式”,在高性能计算时就需要加入CUDA阵营(璧仞/阿里平头哥等),研发永远处于“跟随”状态,被人牵着鼻子走难以绕过的大量专利,只能靠开源的编译器规避诉讼。这种模式虽然容易获得客户,但是反而加强了CUDA生态,永远无法实现超越。
第二个是B体系,也可称为是“北斗模式”,强调“全自主”,以龙芯和申威为代表,因为不跟市场主流兼容,所以生态弱。这种模式成本高昂,各公司需维护一整套软件工程团队,积累数十年研发投入。
第三个是C体系,也可称为是“5G模式”,比如RISC-V,走“全开放”的道路,全世界一起来建生态。
因此,谢涛认为,基于RISC-V构建AI算力是必然趋势,也是全球共识。基于RISC-V构建AI算力有很多优势,包括:
• 开放与灵活性
AI工作负载变化快,需要特定的优化才能达到最佳性能;RISC-V开放免费的特性为芯片设计者提供了极大的灵活性,可以根据具体需求定制AI加速器。
• 高度可扩展性
RISC-V的指令集精简且高度可扩展;设计者可以根据需要添加自定义指令集扩展,以增强AI计算的性能和效率。例如,可以增加向量扩展或其他专用于AI的指令集,从而提升计算速度和能效。
• 功耗和效率优势
RISC-V架构通过简洁设计和定制化扩展,可实现高效的能量使用;RISC-V架构能够通过小型且高效的处理单元,减少等待数据传输的时间,提升整体计算效率。
• 生态系统和社区支持
RISC-V生态的多样性和开放性吸引了全球大量开发者和企业加入,为RISC-V的发展提供了强大的推动力和丰富的软件及IP资源,在RISC-V+AI领域具备了良好的发展前景。
在基于RISC-V构建AI算力方向上,谢涛提到,这也会有两种主要模式:Integrated 模式(紧耦合)和Attached 模式(松耦合)。其中,Integrated 模式以 CPU主干为骨架,集成在CPU内部,共享 PC(program counter)、寄存器堆等流水线单元;只是在执行单元部分增加了矩阵或向量单元。
Attached 模式外挂在 CPU上的,会有自己独立的流水线、寄存器堆、缓存等。它是“协处理器”,它可以接收来自一个或多个CPU的指令;异步地执行不同CPU提交过来的任务。
在这两大模式下,谢涛认为,国产RISC-V要在AI算力方面实现突破,需要做到国际标准+开源社区两手抓,以推动RISC-V国际标准为抓手到国际借力,以共建国际开源软件生态为抓手到国际借力。
谢涛表示,目前计算技术体系共有三种模式。第一个是A体系,也可称为是“高铁模式”,在高性能计算时就需要加入CUDA阵营(璧仞/阿里平头哥等),研发永远处于“跟随”状态,被人牵着鼻子走难以绕过的大量专利,只能靠开源的编译器规避诉讼。这种模式虽然容易获得客户,但是反而加强了CUDA生态,永远无法实现超越。
第二个是B体系,也可称为是“北斗模式”,强调“全自主”,以龙芯和申威为代表,因为不跟市场主流兼容,所以生态弱。这种模式成本高昂,各公司需维护一整套软件工程团队,积累数十年研发投入。
第三个是C体系,也可称为是“5G模式”,比如RISC-V,走“全开放”的道路,全世界一起来建生态。
因此,谢涛认为,基于RISC-V构建AI算力是必然趋势,也是全球共识。基于RISC-V构建AI算力有很多优势,包括:
• 开放与灵活性
AI工作负载变化快,需要特定的优化才能达到最佳性能;RISC-V开放免费的特性为芯片设计者提供了极大的灵活性,可以根据具体需求定制AI加速器。
• 高度可扩展性
RISC-V的指令集精简且高度可扩展;设计者可以根据需要添加自定义指令集扩展,以增强AI计算的性能和效率。例如,可以增加向量扩展或其他专用于AI的指令集,从而提升计算速度和能效。
• 功耗和效率优势
RISC-V架构通过简洁设计和定制化扩展,可实现高效的能量使用;RISC-V架构能够通过小型且高效的处理单元,减少等待数据传输的时间,提升整体计算效率。
• 生态系统和社区支持
RISC-V生态的多样性和开放性吸引了全球大量开发者和企业加入,为RISC-V的发展提供了强大的推动力和丰富的软件及IP资源,在RISC-V+AI领域具备了良好的发展前景。
在基于RISC-V构建AI算力方向上,谢涛提到,这也会有两种主要模式:Integrated 模式(紧耦合)和Attached 模式(松耦合)。其中,Integrated 模式以 CPU主干为骨架,集成在CPU内部,共享 PC(program counter)、寄存器堆等流水线单元;只是在执行单元部分增加了矩阵或向量单元。
Attached 模式外挂在 CPU上的,会有自己独立的流水线、寄存器堆、缓存等。它是“协处理器”,它可以接收来自一个或多个CPU的指令;异步地执行不同CPU提交过来的任务。
在这两大模式下,谢涛认为,国产RISC-V要在AI算力方面实现突破,需要做到国际标准+开源社区两手抓,以推动RISC-V国际标准为抓手到国际借力,以共建国际开源软件生态为抓手到国际借力。
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。
举报投诉
-
RISC-V
+关注
关注
48文章
2792浏览量
51856 -
AI算力
+关注
关注
0文章
122浏览量
9732 -
算力
+关注
关注
2文章
1385浏览量
16554 -
RISC-V处理器
+关注
关注
0文章
86浏览量
10905
发布评论请先 登录
相关推荐
热点推荐
建设中国RISC-V人才生态高地 ——算能与山东大学携手推动产教融合 打造人才培养新范式
为应对全球信息技术变革浪潮,推动中国RISC-V生态体系建设,算能与山东大学集成电路学院联合发起“东山计划——RISC-V人才生态建设”战略(以下简称“东山计划”),为我国信息技术自主
2025 Andes RISC-V CON北京站亮点抢先看
Andes晶心科技将于北京丽亭华苑酒店举办「2025 Andes RISC-V CON」北京站,预计吸引来自中国各地近 200 位产业领袖、技术专家与开发者参与。本届聚焦AI、车用电子
借势 RISC-V与 AI 浪潮,元石智算打造算力新范式
在AI技术飞速发展的当下,算力需求呈指数级增长,成为推动行业前行的核心动力。与此同时,RISC-V架构凭借其开源、灵活、可定制等特性,正逐渐崭露头角,为
包云岗:原位替代 ARM,并未真正发挥 RISC-V 的优势
生态(RISC-V)联盟秘书长、北京开源芯片研究院首席科学家包云岗教授表示,若仅用于原位替代 ARM,并未真正发挥 RISC-V 开放性与可定制化的优势。
发表于 07-17 14:54
•5071次阅读
知存科技助力北京大学校友论坛圆满落幕
近日,由知存科技倾情支持的北京大学校友论坛在热烈的氛围中圆满落幕。作为第九届集微半导体大会的特色环节,今年的北大校友论坛吸引了数十位来自半导体产业不同领域的校友齐聚上海张江科学会堂,共叙母校情谊
智芯公司与华北电力大学RISC-V MCU联合实践教学基地成立
近日智芯公司与华北电力大学共建的“RISC-V MCU联合实践教学基地”和“大学生实习实践基地”双基地揭牌仪式在华电隆重举行,开启RISC-V芯片领域协同发展新篇章。此次合作深度融合华
RISC-V和ARM有何区别?
在微处理器架构领域,ARM与RISC-V是两个备受关注的体系。ZLG致远电子在推出ARM核心版后,又推出了基于RISC-V的MR6450核心版,这引发了人们对这两种架构差异的深入探讨。
RISC-V架构下AI融合算力及其软件栈实践
面对未来大模型(LLM)、AIGC等智能化浪潮的挑战,进迭时空在RISC-V方向全面布局,通过精心设计的RISC-VDSA架构以及软硬一体的优化策略,将全力为未来打造高效且易用的AI算
RISC-V架构下的编译器自动向量化
进迭时空专注于研发基于RISC-V的高性能新AICPU,对于充分发挥CPU核的性能而言,编译器是不可或缺的一环,而在AI时代,毫无疑问向量算力将发挥越来越重要的作用。进迭时空非常重视
关于RISC-V芯片的应用学习总结
RISC-V芯片作为一种基于精简指令集计算(RISC)原则的开源指令集架构(ISA)芯片,近年来在多个领域展现出了广泛的应用潜力和显著优势。以下是对
发表于 01-29 08:38
2030年产业规模超500亿元,北京经开区促进RISC-V 产业发展行动计划发布
2024年12月28日,主题为“发挥标准优势,繁荣产业发展”的首届RISC-V产业发展大会在北京亦庄通明湖会展中心盛大召开。北京经济技术开发区管理委员会副主任,
RISC-V 与 ARM 架构的区别 RISC-V与机器学习的关系
在现代计算机架构中,RISC-V和ARM是两种流行的处理器架构。它们各自具有独特的特点和优势,适用于不同的应用场景。 1. RISC-V架构 RIS

北京大学谢涛:基于RISC-V构建AI算力的优势和两种模式
评论