Efinity编译生成文件使用指导
（1）查看综合后的原语
在outflow .map是网表对FPGA资源的映射。比如gbuf,dspt等原语的是怎样适配的，可以从这里找到。下面是一个乘加在原语上的映射情况。
（2）latch的检查
如果使用了latch，在.map.out文件中会有提示：
WARNING:latchinferredfornet'c'(VERI-2580)WARNING:latchinferredfornet'o[1]'(VERI-2580)
latch警告，efinity会用Lut来实现latch效果，而且会非常占用LUT，所以要尽量避免使用它。
（3）编译告警信息列表
在outflow 文件夹中会生成一个EFX.warn.log文件。当我们遇到程序运行异常或者模块被优化时，可以查看该文件的指示信息。
（4）布线资源使用情况。
xxx.map.rpt文件
各个模块布局布线后的资源使用情况 。
（5）时序约束生效检查
在编译完成后outflow文件夹<项目名>.place.out搜索“SDC”关键字可以查看相关的SDC约束是否被软件忽略。
例如：由于添加了set_false_path之后时序问题依然存在，我就搜索sdc：56，因为我的约束在56行，发现了下面的提示。
WARNING : [SDC D:/FPGA_Prj/03_Ti60F225_DemoBoard/Prj_demo/13_carrychin_demo/carrychain/carrychain_prj_v2/carrychain_prj.pt.sdc:56] Unable to run 'set_false_path' constraint due to warnings found
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
FPGA
+关注
关注
1665文章
22612浏览量
642072 -
编译
+关注
关注
0文章
699浏览量
35416
发布评论请先 登录
相关推荐
热点推荐
MX生成文件touchGFX无法成功编译是哪里出了问题？
1、MX生成文件时，toolchian工具选择keil且touchGFX选择高版本时，生成文件可以成功在touchGFX不可以成功编译。
2、toolchian工具选择IDE且touchGFX选择
发表于 03-13 07:40
IP核生成文件：XilinxAltera
IP核生成文件：XilinxAlteraIP 核生成文件：（Xilinx/Altera同） IP 核生成器生成ip 后有两个文件对我们比较有
发表于 08-12 12:21
请求大神指导 keil怎么编译多个C文件生成HEX文件
本帖最后由 wql570wql 于 2015-1-4 23:35 编辑
keil怎么编译多个C文件生成HEX文件请求大神指导 ，不胜感
发表于 01-04 23:34
白夜班生成文件夹
班。~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~PS:两年前我写过一个白夜班生成文件了，用了两年/(ㄒoㄒ)/~~，忽然存在重大BUG现已将BUG补好，特发讨论，动动小脑筋····
发表于 03-10 22:18
新手求助makefile交叉编译生成文件不能移植到板子上运行咋办
交叉编译生成文件用 arm-fsl-linux-gnueabi-gcc 生成 a.out在板子上能正常执行，命令如：arm-fsl-linux-gnueabi-gcc helloworld.c
发表于 12-02 07:16
IP核生成文件
IP核生成器生成ip后有两个文件对我们比较有用，假设生成了一个asyn_fifo的核，则asyn_fifo.veo给出了例化该核方式（或者在Edit－>Language Templat
发表于 07-21 16:42
•0次下载
Efinity编译生成文件使用指导-v1
接上篇： （6）查看Unassigned Core Pins。 在placement下面的palce.rpt文件中搜索 Unassigned C ore Pins就可以看到。它说明这些管脚没有用于内部连接。 大家可以点击这个链接查看上文 Efinity
评论