Codasip推出低功耗嵌入式处理器核和设计自动化工具集CodasipStudio

与同级内核相比，CodasipL110每瓦性能提高50%，代码规模缩小20%

德国慕尼黑，2024年6月4日— RISC-V定制计算领域的领导者Codasip推出了新的低功耗嵌入式处理器核和新一代处理器设计自动化工具集CodasipStudio。Codasip L110为功耗敏感应用提供了同类最佳的性能。此外，客户还可以轻松添加其独特的定制功能，以实现前所未有的特定于应用程序的PPA（功率、性能和面积）改进。Codasip Studio Fusion中的一个新的定制级别，即Bounded customization，使客户能够将高质量、经过充分验证的定制RISC-V核快速推向市场。因为其基准内核的功能完全得到了保证，在用新指令进行扩展时无须担心风险，全新的验证框架大大简化了自定义指令的验证流程。

Codasip首席商务官BrettCline表示：“RISC-V核的定制技术使芯片设计人员能够引入针对其特定软件工作负载的新指令，并显著改善PPA。”。“我们的L110新核为小面积和低功耗应用程序提供了一流的性能，同时还提供便利快捷定制技术，该定制对既有核心功能没有风险影响。我们以灵活的商业模式提供以上技术，避免客户为定制计算付出高昂的代价。”

新CodasipL110 RISC-V CPU核带来新游戏方式

与市场上的同级内核相比，Codasip L110每瓦性能提高了50%，代码规模缩小了20%。L110提供了广泛的配置选项，允许采取不同的面积/性能取舍策略，并支持标准RISC-V代码规模扩展。此外，L110是完全可定制的，允许芯片设计人员根据需求改进处理器以实现有针对性的显著PPA提升，使其设计的产品与众不同。L110由Codasip团队使用Codasip Studio Fusion设计，非常适合小面积、低功耗的应用，如状态机替代、传感器控制器和物联网边缘设备等。

Codasip StudioFusion引入了独特的处理器设计和验证功能，具有无与伦比的生产力

多年来，Codasip Studio一直是从同一处理器模型生成RTL和软件开发工具的工具集。新版本Codasip Studio Fusion在此基础上进一步发展，并添加了一个新划分层。客户可以从集合选项配置CPU核，在集合范围内创建自定义指令，或者自由设计。这些工具自动生成包括编译器、仿真模型、调试器和分析器的SDK（软件开发工具包），以及包括RTL、验证框架等的HDK（硬件开发工具包）。

最新版本还引入了更多的设计自动化，使处理器设计更加简单快捷。新的设计结构允许融合处理器的架构和微体系结构描述。该工具集还可以自动将通用处理器方面的陈述性描述转换为基本逻辑单元。

Codasip Studio Fusion工具集的优势都体现在新的L110核中，它可以作为预先验证的起点来实现正确的定制级别。对于需要更高性能起点的客户，Codasip提供了其他选项，如64位的RISC-V应用处理器核A730。

审核编辑：彭菁