0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

如何使用Cadence SPB 23.1进行设计复用

深圳(耀创)电子科技有限公司 2024-05-25 08:12 次阅读

所谓设计复用,就是在电子电路设计中将已有的、经过验证的设计功能模块,形成专有的、可在不同的电子产品中重复使用的IP,将这部分IP以原理图和PCB板图形式应用于新的设计中,以提高设计效率和可靠性。接下来我们将向大家演示Cadence SPB 23.1版本下进行Design Reuse Module创建流程。

01首先,打开经过验证的设计功能模块的原理图,并为所有需要与外部信号连接的网络添加HierarchicalPort,如果在功能模块中,有全局变量,如VCC符号,可以不用添加HierarchicalPort。但是如果该功能模块的全局变量VCC,在不同的设计中调用时,需要与外部的不同全局变量进行连接时,功能模块中全局变量VCC就不能使用VCC符号进行绘制原理图,需要删除VCC符号,添加HierarchicalPort,定义局部变量名为VCC。

7c9935f6-1a2b-11ef-bebc-92fbcf53809c.png

02在产生网表文件前,需要先定义该设计功能模块的原理图为Reuse Module属性。点击Tools—Annotate,选择PCB Editor Reuse,勾选Generate Reuse module,点击确定,为设计功能模块生成复用属性。

7ca87fca-1a2b-11ef-bebc-92fbcf53809c.png

03在已经定义了Reuse Module属性的原理图下,为原理图生成可复用的IP。点击Tools—Generate Part,浏览到源文件下的设计文件module1.dsn,确保未勾选Copy schematic to library。点击OK创建可复用的IP。

7cb75234-1a2b-11ef-bebc-92fbcf53809c.png

软件会提示我们,复用的IP将被其他使用者使用,会为这个模块创建一个.OLB文件来保存。点击yes。

7cc6778c-1a2b-11ef-bebc-92fbcf53809c.png

04复用的IP输出了两个外部信号连接的网络,分别是OUT1和OUT2,点击Save进行保存。

7da34860-1a2b-11ef-bebc-92fbcf53809c.png

05双击左侧Output—module—SCHEMATIC1。观察到原理图就整合为一个symbol模块,在后续使用的时候直接调用这个库文件。在右侧栏Part Properties查看复用的symbol属性。

7da7861e-1a2b-11ef-bebc-92fbcf53809c.png

06为PCB板图创建可复用的IP。点击PCB—New Layout,在弹出的框中点击OK按钮。

7dabba04-1a2b-11ef-bebc-92fbcf53809c.png

07

接下来进入Allegro界面,进行复用模块的创建。点击Place—Manually,在Placement List—Components by refdes选择放置的元器件并进行连线。

7dc96374-1a2b-11ef-bebc-92fbcf53809c.png

08选择Tools→Creat Module,然后命令框就会提示你选择组件,选好后,在选中区域点击,定义.mdd文件的原点。再保存mdd文件。

7dce04ec-1a2b-11ef-bebc-92fbcf53809c.png

这里的命名必须是特定格式<花样命名>_.mdd。并将它保存在Allegro文件中。

7dde46a4-1a2b-11ef-bebc-92fbcf53809c.png

09第二个Symbol的建立,与上述步骤相同,新建一个PCB板,点击Place—Manually,在Placement界面,选择放置的元器件并进行连线。

7dfaf380-1a2b-11ef-bebc-92fbcf53809c.png

在将元器件放置在板子上面,点击Place—Manully,此时Placement中元器件已放置完。

7e002116-1a2b-11ef-bebc-92fbcf53809c.png 

为bot2.dsn创建复用模块,MDD的名称为bot2_lpf.mdd。 10打开经过验证的设计模块的功能原理图top.dsn。为确保主设计能够使用自动引用功能,需要对top.dsn使用Design Level注释。

7e1b8348-1a2b-11ef-bebc-92fbcf53809c.png

11在top文件中调用前面两个Symbol,将重复使用的IP以原理图和PCB板图形式应用于新的设计中。

7e209dec-1a2b-11ef-bebc-92fbcf53809c.png

12选择Tools→Annotate,选择PCB Editor Reuse,检查Rennumber design是否使用Reuse模块,点击确定。

7e355034-1a2b-11ef-bebc-92fbcf53809c.png

13点击PCB—New Layout,新建一个PCB板,点击OK。

7e39bc32-1a2b-11ef-bebc-92fbcf53809c.png

14在pcb板中放置复用元器件。选择Place—Manually,图片中标记的模块为复用模块,先将复用模块放置完成,就能够看到Placement界面中放置模块未出现在面板中了,剩下的就为非复用模块,就可以继续放置非复用模块了。

7e3e0ddc-1a2b-11ef-bebc-92fbcf53809c.png

观察模块,从下拉菜单中选择Module instances,我们可以看到复用的两个模块。

7e78d368-1a2b-11ef-bebc-92fbcf53809c.png

15将复用模块放置到PCB板上,在Placement栏内就不会出现已经放置的元器件。

7e7cfc0e-1a2b-11ef-bebc-92fbcf53809c.png

以上就是Design Reuse Module创建使用过程。谢谢大家!

总结通过上面的学习让我们看到了Cadence SPB 23.1进行模块复用的使用办法,通过模块复用的方式可以快速完成布局,这对于复杂的多通道电路效果会更明显。利用这个功能提高布局的效率,从而大大的减少了工程师重复手动操作的次数和难度。该方法相对于其他方法来说,操作简单,功能强大。对于提升设计效率以及设计的准确性都有很大的帮助,阅读完这篇文章的小伙伴可以自己去试一试这个功能,为己所用提高工作效率。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • Cadence
    +关注

    关注

    63

    文章

    895

    浏览量

    141084
  • Vcc
    Vcc
    +关注

    关注

    2

    文章

    298

    浏览量

    35224
  • 电子电路设计

    关注

    0

    文章

    26

    浏览量

    9903
收藏 人收藏

    评论

    相关推荐

    Cadence安装使用问题

    百度到的建议,进行如下操作【我的电脑→管理→服务→Cadence License Manager→开启服务】。进度条走一段时间后弹出警告 【本机计算机上的Cadence License Manager服务启动后停止。某些服务在未
    发表于 06-25 20:12

    光纤是波分复用还是频分复用?波分复用和频分复用有什么不同?

    光纤通信中通常使用的是波分复用(WDM),它是一种在光纤中利用不同波长的光信号来实现多信道复用的技术。
    的头像 发表于 05-12 15:22 427次阅读

    波分复用的特点 波分复用(WDM)和频分复用(FDM)的区别

    波分复用WDM是将两种或多种不同波长的光载波信号(携带各种信息)在发送端经复用器(亦称合波器)汇合在一起,并耦合到光线路的同一根光纤中进行传输的技术;
    的头像 发表于 05-01 16:22 1294次阅读
    波分<b class='flag-5'>复用</b>的特点 波分<b class='flag-5'>复用</b>(WDM)和频分<b class='flag-5'>复用</b>(FDM)的区别

    Cadence Allegro16.5教程

    电子发烧友网站提供《Cadence Allegro16.5教程.pdf》资料免费下载
    发表于 04-17 09:22 3次下载

    Cadence17.4使用问题汇总

    电子发烧友网站提供《Cadence17.4使用问题汇总.docx》资料免费下载
    发表于 03-07 16:33 1次下载

    cadence LOGO如何制作

    电子发烧友网站提供《cadence LOGO如何制作.docx》资料免费下载
    发表于 03-07 14:28 0次下载

    Allegro SPB 16.3 版 PCB 画板速成教材

    电子发烧友网站提供《Allegro SPB 16.3 版 PCB 画板速成教材.pdf》资料免费下载
    发表于 02-29 09:30 3次下载

    Cadence中文教程介绍

    电子发烧友网站提供《Cadence中文教程介绍.zip》资料免费下载
    发表于 02-29 09:26 1次下载

    什么是时分复用TDM?时分复用类型 时分复用优劣势

    什么是时分复用TDM?时分复用类型 时分复用优劣势  时分复用TDM是一种常见的多路复用技术,用于将多个低速信号合并成一个高速信号在传输线路
    的头像 发表于 01-16 16:03 937次阅读

    IIC Shenzhen 2023 I Cadence 应对 AI 机遇与挑战,智能重塑芯片设计流程

    直播回放AllegroX23.1集成XAI技术,自动完成元件放置、电源网络分配和布线11月2日-3日,2023国际集成电路展览会暨研讨会(IICShenzhen)在深圳成功举行。会上,集成电路产业
    的头像 发表于 11-11 08:13 447次阅读
    IIC Shenzhen 2023 I <b class='flag-5'>Cadence</b> 应对 AI 机遇与挑战,智能重塑芯片设计流程

    Allegro X 23.1 版本新功能概述

    正式发布2023年10月13日Cadence15年间最具影响力的版本更新之一AllegroX/OrCADX23.1感谢大家的支
    的头像 发表于 10-28 08:13 1w次阅读
    Allegro X <b class='flag-5'>23.1</b> 版本新功能概述

    Cadence ORCAD原理图导出PDF的方法

    打开Cadence .DSN原理图文件,注意选中整个DSN文件。
    的头像 发表于 10-18 16:07 7292次阅读
    <b class='flag-5'>Cadence</b> ORCAD原理图导出PDF的方法

    请问在Cadence中钻孔重叠如何检查呢?

    使用Cadence Allegro进行PCB设计时,经常用到Subdrawing功能进行走线和孔的复用,Subdrawing的孔和线避免不了与原用的线和孔
    的头像 发表于 09-22 10:45 2258次阅读
    请问在<b class='flag-5'>Cadence</b>中钻孔重叠如何检查呢?

    Cadence IC中使用ADE GXL优化电路设计

    本篇文章将讲述如何在Cadence IC中使用ADE GXL对电路进行优化设计。
    的头像 发表于 09-11 16:07 2927次阅读
    在<b class='flag-5'>Cadence</b> IC中使用ADE GXL优化电路设计

    Cadence功耗分析步骤

    Cadence功耗分析首先需生成power grid library
    的头像 发表于 09-06 09:47 1338次阅读
    <b class='flag-5'>Cadence</b>功耗分析步骤