西安电子科技大学科研团队超陡垂直晶体管研究获新突破

近期，西安电子科技大学校士团队刘艳教授与罗拯东副教授在超陡垂直晶体管项目上取得重大突破。科研成果以“Steep-Slope Vertical-Transport Transistors Built from sub-5 nm Thin van der Waals Heterostructures”为题发布于《自然•通讯》杂志。这项研究展示了一种创新性的晶体管设计，结合了电阻阈值开关和垂直晶体管两种功能，成功实现了具有超陡亚阈值摆幅及高集成密度可能性的垂直沟道晶体管。电流开关比达到了惊人的8个数量级，且在室温条件下的亚60mV/dec电流范围超过了6个数量级。这样一来，这个新型器件技术有望解决摩尔定律的瓶颈问题。

当今，集成电路生产工艺正在进入亚5纳米的阶段，这使得理解传统的晶体管尺寸缩小的方法已经无法再满足“器件-芯片”性能提升与成本控制的要求。因此，理论界和工业界都在寻找创新性的器件技术，以期望解决常规MOSFET的技术难题。企业如三星、IBM、欧洲微电子中心（IMEC）已经开始着手开发垂直输运场效应晶体管（VTFET）技术。该技术的核心是改变电流的流动方式，即从平面转为垂直，有可能在芯片上实现垂直构造晶体管，大大减小了器件占用面积，提升集成度。

受到这些领先单位的启发，西安电子科技大学的研究学者尝试使用超薄二维异质结构构建了VTFET半导体沟道，并与电阻阈值开关进行垂直整合，最终创造出了超陡垂直晶体管（TS-VTFET）。这项创新基于超薄二维半导体优异的静电调节能力，以及电阻阈值开关对电压变化的独特控制能力，使得该设备呈现出很强的性能。其亚阈值摆幅可达1.52mV/dec，与常规MOSFET相比，可谓极其出色。而且该晶体管表现出惊人的性能，电流开关比高达8个数量级，6倍于60mV/dec的电流区间，漏电流更是低于10fA，这样的性能无疑为后摩尔时代的高性能低功耗晶体管技术带来了新的曙光。