0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

如何对Verilog/SystemVerilog代码加密

sanyue7758 来源:处芯积律 2024-01-15 09:32 次阅读

Verilog代码

以VCS 2017为例,可以使用-autoprotect128/-auto2protect128/-auto3protect128选项,实现不同级别的自动代码加密。以auto2protect128为例,可以对module内除端口列表以外的内容加密。

vcs -auto2protect128 -f dut_file_list.f

还有一个-protect128选项,需要先在待加密代码前后添加“`protect128”和“`endprotect128”。

SystemVerilog代码

我个人实际测试下来,上面的-autoprotect128/-auto2protect128/-auto3protect128选项不能对SystemVerilog代码自动加密,只能借助于-protect128选项。如果平时写代码过程中就已经添加“`protect128”和“`endprotect128”,可以直接使用vcs命令加密:

vcs-protect128-ftb_file_list.f

而如果平时写代码时没有加,下面提供一个Python脚本,在给定文件列表中每个文件的首行添加“`protect128”,末尾添加“`endprotect128”,具体使用sed和echo命令实现文件首尾添加内容。

#add_protect.py


import sys
import os


def main():
  if(len(sys.argv) != 2):
print("Optionsilleagal.")
    sys.exit()
  else:
    o_file = sys.argv[1]
    add_protect(o_file)


def add_protect(o_file):
  try:
    f_obj = open(o_file)
  except FileNOtFoundError:
    print(o_file+" :no such file.")
  else:
    for line in f_obj:
      os.system("sed -i '1i `protect128' " + line)
os.system("echo'`endprotect128'>>"+line)


    f_obj.close()


main()

os模块中的system()函数接受一个字符串参数,其中包含要执行的命令。在21-22行中,line为字符串变量,和前面双引号中的linux命令拼接在一起,组成system()函数的字符串参数。

pythonadd_protect.pytb_file_list.f

审核编辑:黄飞

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • Verilog
    +关注

    关注

    28

    文章

    1326

    浏览量

    109302
  • 字符串
    +关注

    关注

    1

    文章

    551

    浏览量

    20123
  • VCS
    VCS
    +关注

    关注

    0

    文章

    78

    浏览量

    9495
  • python
    +关注

    关注

    51

    文章

    4675

    浏览量

    83466

原文标题:使用VCS进行代码加密的方法

文章出处:【微信号:处芯积律,微信公众号:处芯积律】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    systemverilog学习教程

    systemverilog的一些基本语法以及和verilog语言之间的区别。
    发表于 04-01 14:24

    round robin 的 systemverilog 代码

    大家好,我对一个 round robin 的 systemverilog 代码有疑惑。https://www.edaplayground.com/x/2TzD代码第49和54行是怎么解析呢 ?
    发表于 03-14 19:16

    如何使用Xilinx加密我的verilog文件?

    你好,如何使用Xilinx加密我的verilog文件?我知道它可以在midelsim中完成,并且使用altera的加密工具,是否有适合Xilinx的工具?未来,鲍里斯·戈伊奇曼以上来自于谷歌翻译以下
    发表于 03-08 13:48

    请问GLCM verilog代码不能正常工作该怎么办?

    嗨.., 我创建了一个程序,用于使用for循环计算GLCM,如果系统verilog中的条件,但它不能正常工作,这里我附上我的代码请参考并给我一个解决方案,有可能合成systemverilog ... ???GLCM.sv 1 K
    发表于 11-11 15:28

    保护您的 IP 内核——第一部分软 IP,第一节:HDL 代码加密

    代码。 ModelSim 通过受保护的加密信封支持 VHDL、VerilogSystemVerilog IP 代码
    发表于 02-23 12:27

    SystemC 和SystemVerilog的比较

    就 SystemC 和 SystemVerilog 这两种语言而言, SystemC 是C++在硬件支持方面的扩展,而 SystemVerilog 则继承了 Verilog,并对 Verilo
    发表于 08-16 10:52 5167次阅读

    verilog_代码资料

    verilog_代码资料,非常实用的代码示例。
    发表于 02-18 15:00 36次下载

    8051 verilog代码

    8051 verilog代码分享,有需要的下来看看。
    发表于 05-24 09:45 0次下载

    使用Verilog/SystemVerilog硬件描述语言练习数字硬件设计

    HDLBits 是一组小型电路设计习题集,使用 Verilog/SystemVerilog 硬件描述语言 (HDL) 练习数字硬件设计~
    的头像 发表于 08-31 09:06 1208次阅读

    什么样的Verilog代码风格是好的风格?

    代码是给别人和多年后的自己看的。 关于Verilog代码设计的一些风格和方法之前也写过一些Verilog有什么奇技淫巧?
    的头像 发表于 10-24 15:23 1076次阅读

    Verilog PLI到SystemVerilog DPI的演变过程

    写过Verilogsystemverilog的人肯定都用过系统自定义的函数$display,这是预定好的,可以直接调用的功能。
    的头像 发表于 05-16 09:27 607次阅读
    从<b class='flag-5'>Verilog</b> PLI到<b class='flag-5'>SystemVerilog</b> DPI的演变过程

    verilog/systemverilog中隐藏的初始化说明

    VerilogSystemVerilog中经常需要在使用变量或者线网之前,期望变量和线网有对应的初始值
    的头像 发表于 08-25 09:47 618次阅读
    <b class='flag-5'>verilog</b>/<b class='flag-5'>systemverilog</b>中隐藏的初始化说明

    verilog-2005和systemverilog-2017标准规范

    作为逻辑工程师,在FPGA和数字IC开发和设计中,一般采用verilog,VHDL或SystemVerilog等作为硬件描述语言进行工程设计,将一张白板描绘出万里江山图景。
    的头像 发表于 09-04 10:10 1348次阅读
    <b class='flag-5'>verilog</b>-2005和<b class='flag-5'>systemverilog</b>-2017标准规范

    SystemVerilog在硬件设计部分有哪些优势

    谈到SystemVerilog,很多工程师都认为SystemVerilog仅仅是一门验证语言,事实上不只如此。传统的Verilog和VHDL被称为HDL(Hardware Description
    的头像 发表于 10-19 11:19 450次阅读
    <b class='flag-5'>SystemVerilog</b>在硬件设计部分有哪些优势

    SystemVerilog相比于Verilog的优势

    我们再从对可综合代码的支持角度看看SystemVerilog相比于Verilog的优势。针对硬件设计,SystemVerilog引入了三种进程always_ff,always_comb
    的头像 发表于 10-26 10:05 363次阅读
    <b class='flag-5'>SystemVerilog</b>相比于<b class='flag-5'>Verilog</b>的优势