0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

PCB中阻焊层设计规则

Altium 来源: Altium 2023-12-08 09:40 次阅读

博客作者:Zachariah Peterson

阻焊层可以封住PCB,并在表面层的铜上提供一层保护膜。阻焊层需要从表面层的着陆焊盘拉回,这样您可以有一个可供安装和焊接元件的表面。从顶层焊盘上移除阻焊层,应该会围绕焊盘边缘延伸一定距离,从而为您的元件创建NSMD或SMD焊盘。

应该将阻焊层扩展拉回多远,以防止装配缺陷并确保有足够的焊接区域?事实证明,随着越来越小的元件和更高密度的布局成为常态,阻焊层扩展会产生小的阻焊层碎片,这些碎片将留在表面层上。在某些时候,最小的可允许阻焊层碎片和所需的阻焊层扩展成为竞争性设计规则;您可能无法同时满足这两个规则。

平衡阻焊层扩展与碎片

周边焊盘尺寸与错位公差

这是应用正阻焊层扩展的主要原因,它会创建一个非阻焊层定义(NSMD)焊盘。这样做的理由与铜蚀刻过程有关;铜蚀刻是一种湿化学过程,具有比阻焊应用更高的精度。因此,为确保始终暴露整个焊盘区域,我们在焊盘周围应用了足够大的阻焊层扩展。

阻焊剂应用过程的精度较低,会造成错位问题,阻焊层与PCB布局中定义的位置不完全匹配。然而,如果阻焊层扩展足够大,它将补偿错位,焊盘仍然可以通过阻焊层完全可见。我见过的关于阻焊层扩展的最小建议是在焊盘的所有侧面上增加3密耳,这将补偿大约2密耳的错位。

wKgaomVydB2APF56AAHNjySMI_8908.jpg

此焊盘有少量阻焊层错位

如果您的焊盘已经足够大,会怎么样?在该背景下,您可以证明使用较小的阻焊层扩展值是合理的。在这种情况下,如果您使用带有较大焊盘的较小扩展,仍然可以确保有足够大的暴露焊盘区域,即使存在一些错位问题。无论如何,您还必须考虑附近的焊盘/过孔之间是否需要设置焊接屏障。

最小焊料屏障尺寸

最小阻焊碎片尺寸将限制您可以应用于给定引线间距的阻焊层扩展开口。如果引线间距足够大,那么您始终可以应用较大的阻焊层扩展,而不必担心达到阻焊屏障限制。当引线间距变小时,或者当元件靠得很近时,您可能会违反最小阻焊碎片尺寸。在这种情况下,您需要决定是希望补偿错位还是确保始终存在一些阻焊屏障。在细间距元件方面,我更喜欢后者。

wKgaomVydB2AM4GMAAGo09gU-M4612.jpg

这些位置将违反模式制造商对最小焊料屏障尺寸的限制。在用于不同元件的焊盘之间应用一些额外间距,可以防止装配缺陷。

因为阻焊层网需要至少大约3密耳才能粘附到PCB基板表面,所以当焊盘间距为20密耳或更高时,您通常可以在焊盘周围适配最小的阻焊层扩展。如果您正在查看内部引线(例如BGA封装上的内部球),则应使用SMD焊盘并在焊盘和过孔之间放置小型屏障。

是否应该让制造厂决定?

如果您只是设置综合的设计规则并应用0密耳或1密耳扩展以达到密度要求,则您的制造商可能会应用额外的扩展值。如果他们这样做,他们可能不会告诉您;您应该预料到晶圆厂可能会如此应用以克服阻焊层模板和表面层焊盘之间的错位。

我的首选是在大多数项目中将掩膜设为0密耳,原因有两个:

除非我处理的是非常高密度的布局,否则我们用于大多数元件的封装将具有足够大的焊盘,典型的错位量不会显着减少焊盘上的焊接面积。

我已经知道制造商会增加阻焊层的扩展,因为我与有限数量的制造商合作;我知道他们的制造过程,当他们向我发送DFM报告时,我将有机会准确检查他们想要修改的内容。

第2点应该说明您应有一组首选制造/装配公司的原因,并且您应该了解他们的制造过程。我的公司有几个制造伙伴,我们专门用于中低批量的客户项目。我们知道他们的期望以及我们在初始DFM/DFA审查后可能收到的反馈。

如果您想真正将您的意图传达给制造商,请在您的制造图纸中明确说明您的意图。在制造图纸中添加注释,说明制造商有权在一定范围内(可能是+/-3密耳)修改阻焊剂开口。另一种选择是在阻焊层扩展上设置一个指定的公差,然后指定一个最小碎片宽度。请注意,如果您的要求过高,他们可能会将电路板退还给您,此时您可能需要放宽容忍度要求。

wKgZomVydB2AU1IWAAII0xRXvFg757.jpg

这些制造说明中的注释10指定了我在此设计中能够容忍的阻焊层扩展程度。在这种情况下,我已指定首选的阻焊层开口以匹配焊盘尺寸。

确定防止装配问题所需的最小阻焊层扩展和碎片后,您就可以使用Altium Designer®中的CAD工具来定义焊盘图案和封装。您和您的团队将能够通过Altium 365™平台在先进的电子设计方面保持多产和高效协作。您可以在一个软件包中找到设计和生产高级电子产品所需的一切。

审核编辑:汤梓红

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • pcb
    pcb
    +关注

    关注

    4220

    文章

    22472

    浏览量

    385774
  • 元件
    +关注

    关注

    4

    文章

    592

    浏览量

    36231
  • 阻焊层
    +关注

    关注

    2

    文章

    50

    浏览量

    11126
  • SMD焊盘
    +关注

    关注

    0

    文章

    2

    浏览量

    4867
收藏 人收藏

    评论

    相关推荐

    高速PCB设计抗EMI干扰的九大规则,你都知道吗?

    随着信号上升沿时间的减小及信号频率的提高,电子产品的EMI问题越来越受到电子工程师的关注,几乎60%的EMI问题都可以通过高速PCB来解决。以下是高速PCB设计抗EMI干扰的九大规则规则
    发表于 04-13 08:20 1594次阅读
    高速<b class='flag-5'>PCB</b>设计抗EMI干扰的九大<b class='flag-5'>规则</b>,你都知道吗?

    PCB可测性设计布线规则之建议―从源头改善可测率

    P C B 可测性设计布线规则之建议― ― 从源头改善可测率PCB 设计除需考虑功能性与安全性等要求外,亦需考虑可生产与可测试。这里提供可测性设计建议供设计布线工程师参考
    发表于 03-25 12:35 24次下载

    通过串音预测对PCB布线的3W规则进行验证

    通过串音预测对PCB布线的3W规则进行验证:在传输线理论的基础上,利用有限元(FEM)法计算分层介质中微带线上场的分布,并通过SPICE仿真对其等效电路在不同频率电源激励下产生
    发表于 09-21 08:26 0次下载

    PCB设计中20H规则的验证方法

    PCB设计中20H规则的验证方法:随着电路工作频率的上升,PCB设计面临越来越多的电磁辐射问题。20H规则是减小电路板辐射的设计规则之一。
    发表于 09-26 08:30 0次下载

    PCB绘制-布局布线规则

    PCB绘制-布局布线规则,感兴趣的小伙伴们可以看看。
    发表于 07-26 16:29 0次下载

    PCB元器件布局检查规则pdf下载

    PCB元器件布局检查规则
    发表于 12-22 13:51 0次下载

    PCB元件封装库命名有什么规则

    PCB元件封装库命名规则简介
    的头像 发表于 11-18 17:43 9089次阅读

    进行PCB布线时应遵循哪些相关规则

    Pcb板布线是能不能运行的重要之一。Pcb布线是按照电原理图和导线表以及需要的导线宽度与间距布设印刷导线,布线一般应遵循如下几点规则
    的头像 发表于 09-30 11:39 5374次阅读

    PCB层叠设计需考虑的因素和规则

    PCB的层数多少取决于电路板的复杂程度,从PCB的加工过程来看,多层PCB是将多个双面板PCB通过叠加、压合工序制造出来的。但多层PCB的层
    的头像 发表于 11-03 09:52 2246次阅读

    PCB布线的6条规则

    既使在整个PCB板中的布线完成得都很好,但由于电源、 地线的考虑不周到而引起的干扰,会使产品的性能下降,有时甚至影响到产品的成功率。
    发表于 05-08 11:22 316次阅读

    如何理解PCB布线的3W规则

    如何理解PCB布线的3W规则
    的头像 发表于 07-15 08:55 1570次阅读

    PCB元器件布局布线基本规则

    电子发烧友网站提供《PCB元器件布局布线基本规则.docx》资料免费下载
    发表于 11-13 16:10 22次下载

    PCB上那么密集的过孔,规则排列还是随机排列?

    PCB上那么密集的过孔,规则排列还是随机排列?
    的头像 发表于 11-24 17:59 344次阅读
    <b class='flag-5'>PCB</b>上那么密集的过孔,<b class='flag-5'>规则</b>排列还是随机排列?

    高速PCB信号走线的九大规则

    由于 PCB 板的密度越来越高,许多 PCB LAYOUT 工程师在走线的过程中,较容易出现一种失误,即时钟信号等高速信号网络,在多层的 PCB 走线的时候产生了闭环的结果,这样的闭环结果将产生环形天线,增加 EMI 的辐射强度
    发表于 01-08 15:33 270次阅读
    高速<b class='flag-5'>PCB</b>信号走线的九大<b class='flag-5'>规则</b>

    PCB布线12条规则

    环路规则,即信号线与其回路构成的环面积要尽可能小,环面积越小,对外的辐射越少,接收外界的干扰也越小。针对这一规则,在地平面分割时,要考虑到地平面与重要信号走线的分布,防止由于地平面开槽等带来的问题;在双层板设计中,在为电源留下足够空间的情况下,应该将留下的部分用参考地填充
    发表于 01-09 16:02 157次阅读
    <b class='flag-5'>PCB</b>布线12条<b class='flag-5'>规则</b>