开关电容高速比较器电路分析

电路分析

《A 14 Bit 1 GSs RF Sampling Pipelined ADC With Background Calibration》所述的开关电容比较器结构关注几个点：

1.Flash通路的上极板采样开关为 Latch放开输出复位，Latch立即进行正反馈放大，加快了比较器的速度，给MDAC建立留更多时间。

2.输入到Latch的输入有两级衰减，即开关电容处有的衰减和pre-amp的增益小于1，前者利用开关电容电路实现电压相减功能而无法避免，后者目的减小返回到输入端的kick-back噪声。衰减特性使得Latch级的noise和offset被放大。

3.Latch级Cc电容存在有两个好处：输入AC耦合，再生相位输入管gm=gmn+gmp，增加带宽，减小延时时间；复位相位，避免由于复位开关关断引入的时钟馈通通过NMOS寄生电容耦合而使输入电压幅度下降过多，使NMOS偏离正确工作状态。

仿真分析

仿真显示比较器输入越小，延时越大。此外看到，输入比较大时，复位相位Latch的输出不会相等。

小输入情况下，仿真延时接近 2tD ；大输入情况下，仿真延时呈现线性特性意味着Latch级进入了大信号工作区间。