0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

测试向量是什么意思

麦辣鸡腿堡 来源:TrustZone 作者:ictest8 2023-10-30 11:23 次阅读

测试向量及其生成

测试向量(Test Vector)的一个基本定义是:测试向量是每个时钟周期应用于器件管脚的用于测试或者操作的逻辑1和逻辑0数据。

这一定义听起来似乎很简单,但在真实应用中则复杂得多。因为逻辑1和逻辑0是由带定时特性和电平特性的波形代表的,与波形形状、脉冲宽度、脉冲边缘或斜率以及上升沿
和下降沿的位置都有关系。

ATE测试向量

在ATE语言中,其测试向量包含了输入激励和预期存储响应,通过把两者结合形成ATE 的测试图形。

这些图形在ATE中是通过系统时钟上升和下降沿、器件管脚对建立时间和保持时间的要求和一定的格式化方式来表示的。

格式化方式一般有RZ(归零)、RO(归1)、NRZ(非归零)和NRZI(非归零反)等。

图2为RZ和R1格式化波形,图3为NRZ和NRZI格式化波形。

图片

图2 RZ和R1数据格式波形?

图片

图3 NRZ和NRZI数据格式波形

RZ数据格式,在系统时钟的起始时间T0,RZ测试波形保持为“0”,如果在该时钟周期图形存储器输出图形数据为“1”,则在该周期的时钟周期期间,RZ测试波形由“0”变换到“1”,时钟结束时,RZ
测试波形回到“0”。若该时钟周期图形存储器输出图形数据为“0”,则RZ测试波形一直保持为“0”,在时钟信号周期内不再发生变化。归“1”格式(R1)与RZ相反。

非归“0”(NRZ)数据格式,在系统时钟起始时间T0,NRZ测试波形保持T0前的波形,根据本时钟周期图形文件存储的图形数据在时钟的信号沿变化。即若图形文件存储数据为“1”,那么在相应时钟边沿,波形则变化为“1”。NRZI波形是NRZ波形的反相。

在ATE中,通过测试程序对时钟周期、时钟前沿、时钟后沿和采样时间的定义,结合图形文件中存储的数据,形成实际测试时所需的测试向量。

ATE测试向量与EDA设计仿真向量不同,而且不同的ATE,其向量格式也不尽相同。以JC-3165型ATE为例,其向量格式如图4所示。

ATE向量信息以一定格式的文件保存,JC-3165向量文件为.MDC文件。在ATE测试中,需将.MDC文件通过图形文件编译器,编译成测试程序可识别的*.MPD文件。在测试程序中,通过装载图形命令装载到程序中。

ATE测试向量的生成

对简单的集成电路,如门电路,其ATE测试向量一般可以按照ATE向量格式手工完成。而对于一些集成度高,功能复杂的IC,其向量数据庞大,一般不可能依据其逻辑关系直接写出所需测试向量,因此,有必要探寻一种方便可行的方法,完成ATE向量的生成。

IC设计制造产业中,设计、验证和仿真是不可分离的。其ATE测试向量生成的一种方法是,从基于EDA工具的仿真向量(包含输入信号和期望的输出),经过优化和转换,形成ATE格式的测试向量。

依此,可以建立一种向量生成方法。利用EDA工具建立器件模型,通过建立一个Test
bench仿真验证平台,对其提供测试激励,进行仿真,验证仿真结果,将输入激励和输出响应存储,按照ATE向量格式,生成ATE向量文件。其原理如图。

图片

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 测试
    +关注

    关注

    8

    文章

    4458

    浏览量

    125134
  • IC
    IC
    +关注

    关注

    35

    文章

    5545

    浏览量

    173234
  • 测量
    +关注

    关注

    10

    文章

    4225

    浏览量

    109746
  • ATE
    ATE
    +关注

    关注

    5

    文章

    108

    浏览量

    26467
收藏 人收藏

    评论

    相关推荐

    新思TetraMAX II将测试向量生成时间从数天缩短到数小时

    新思第二代TetraMAX II测试工具采用的新型ATPG引擎将运行时速度提高至少一个数量级,一个大型SoC样片的验证测试时间从过去的数天降低到数小时,划时代的里程碑式进步,不仅大幅降低了测试成本,而且还将
    发表于 07-22 09:07 1753次阅读

    如何编写一个简单的解决方案来测试向量的值?

    你好, 我想编写一个程序来测试向量的值。 是有另一个更简单的解决方案?? GPIO_DeInit(GPIOB);GPIO_Init(GPIOB,GPIO_PIN_0
    发表于 07-10 06:54

    灵动微ARM Cortex内核测试向量生成技术介绍

    参考设计方案到整机开发的全方位支持,真正为中国电子信息产业提供底层技术驱动和支持。下面介绍的是关于灵动微ARM Cortex内核测试向量生成的相关技术
    发表于 12-15 07:00

    求大神分享一种更优化的测试向量生成的算法

    提出一种更优化的测试向量生成算法,并将此算法运用于测试程序产生测试图形序列。这些测试图形序列不仅易于产生,而且有短的
    发表于 04-20 07:02

    IC测试基本原理是什么?

    IC测试基本原理是什么?ATE测试向量是什么?
    发表于 05-07 06:43

    时序电路测试向量的压缩

    时序电路测试生成算法产生的向量存在冗余。针对此问题提出一种压缩算法,减少测试序列的总长度,从而减少了仿真的时间和ATE 设备的测试的时间,加速了测试
    发表于 08-29 11:00 8次下载

    基于蚁群和遗传算法的测试向量生成方法

    随着设计复杂度的迅速增长,集成电路的测试已成为阻碍其发展的重要因素,如何尽可能自动生成可以满足测试覆盖率的测试向量是这一问题的关键所在。本文在对测试
    发表于 01-27 14:10 25次下载

    嵌入式存储器的两种可测性设计方式

    摘要:MBIST是针对一个或多个内嵌存储器创建BIST测试逻辑电路,以此来达到测试的目的;MacroTest通过将用户自定义的测试向量转换为扫描测试
    发表于 06-07 10:38 29次下载

    DFT扫描设计在控制芯片的测试中的应用

      本文通过对一种控制芯片的测试,证明通过采用插入扫描链和自动测试向量生成(ATPG)技术,可有效地简化电路的测试,提高芯片的测试覆盖率,大
    发表于 09-02 10:22 2064次阅读
    DFT扫描设计在控制芯片的<b class='flag-5'>测试</b>中的应用

    Mellanox Technologies 选用 Mentor Graphics Tessent阶层化ATPG解决方案

    ,以管理复杂度及削减其先进的集成电路 (IC) 设计生成测试向量所需的成本。高品质的 IC 测试需要大量的制造测试向量,Mellanox 运
    发表于 05-19 17:12 1773次阅读

    IC测试原理与ATE测试向量的生成

    越来越困难。因此,研究和发展IC测试,有着重要的意义。而测试向量作为IC测试中的重要部分,研究其生成方法也日渐重要。 1、IC测试 1.1、
    发表于 10-20 09:57 72次下载
    IC<b class='flag-5'>测试</b>原理与ATE<b class='flag-5'>测试</b><b class='flag-5'>向量</b>的生成

    分享ATE-Connect 测试技术对加快芯片调试的作用分析

    尽管业界广泛采用IJTAG(IEEE 1687)测试架构进行芯片级测试,但很多公司在芯片级测试向量转换,以及自动测试设备 (ATE) 调试
    的头像 发表于 10-11 15:36 3582次阅读
    分享ATE-Connect <b class='flag-5'>测试</b>技术对加快芯片调试的作用分析

    电路板快速测试怎样来设计一套系统

    该系统利用计算机并行端口,通过适配器发送、接收测试向量,然后对采集数据进行分析,显示测试结果。
    发表于 09-11 17:47 2249次阅读
    电路板快速<b class='flag-5'>测试</b>怎样来设计一套系统

    如何设置自动测试向量生成 (ATPG) 的目标指标

    DFT 团队可能花费数年时间建立 ATPG 目标——可能包括覆盖率目标、向量大小或其他一些指标——但仅适用于定值型和转态型故障模型。当引入新的重要故障模型时,需要针对新的工艺节点调整目标。
    发表于 10-25 12:11 682次阅读

    SoC的功能验证

    检测到测试者没有想到的一些系统缺陷带约束的随机测试激励是指在产生随机测试向量时施加一定的约束,使所产生的随机测试
    的头像 发表于 11-29 16:15 808次阅读