0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Cadence 推出新的系统原型验证流程,将支持范围扩展到 3Dblox 2.0 标准

Cadence楷登 来源:未知 2023-10-08 15:55 次阅读

内容提要

Cadence Integrity 3D-IC 平台现已全面支持最新版 3Dblox 2.0 标准,涵盖 TSMC 的 3DFabric 产品

Integrity 3D-IC 平台以独特的方式将系统规划、实现和系统层级分析整合成为一个解决方案,实现无缝的原型验证

共同客户可为其 AI、移动、5G、超大规模计算和物联网 3D-IC 设计进行系统原型建模,加快多芯粒设计周转时间

中国上海,2023 年 10 月 8 日——楷登电子(美国 Cadence 公司NASDAQ:CDNS)近日宣布推出新的系统原型验证流程,该流程基于 CadenceIntegrity3D-IC 平台,并支持 3Dblox 2.0 标准。Integrity 3D-IC 平台完全兼容 3Dblox 2.0 标准语言扩展,流程针对所有台积电(TSMC)最新的 3DFabric产品进行了优化,包括Integrated Fan-Out(InFO)、Chip-on-Wafer-on-Substrate(CoWoS)System-on-Integrated-Chips(TSMC-SoIC)技术。通过 Cadence 与 TSMC 的最新合作,客户可为其 AI、移动、5G、超大规模计算和物联网 3D-IC 设计进行系统原型建模,加快设计周转时间。

原型验证需要对各种 3DFabric 技术采用两种不同类型的可行性检查方法:用于热分析和 EM-IR 分析的粗粒度可行性,以及用于 die-to-die 连接的细粒度可行性。粗粒度可行性通过与 Integrity 3D-IC Platform 的系统级工具集成实现,包括 Voltus IC 电源完整性解决方案 和 Celsius 热求解器,可为 TSMC 所有最新 3DFabric 配置提供无缝的原型验证。细粒度可行性通过硅布线解决方案以及合作开发用于 3DFabric 技术的新一代自动布线工具来实现,其中包括支持 TSMC InFO 和 CoWoS 产品的原型验证功能,该功能通过 Integrity 3D-IC 实现,可有效提升性能。

Integrity 3D-IC 平台经认证可用于 TSMC 的 3DFabric 和 3Dblox 2.0 规范。它将系统规划、实现和系统级分析整合到一个平台中,由于 Cadence 3D 设计和系统分析工具之间共享基础框架,客户可以更高效地执行可行性检查。此外,Cadence AllegroX 封装解决方案还通过先进的 InFO 专用设计规则检查(DRC)得到了增强。

支持 3Dblox 2.0 标准的流程提供芯片镜像功能,使工程师能够重复使用芯粒模块数据,提高生产力和性能。此外,这些流程还通过 Cadence Pegasus验证系统提供芯粒之间的 DRC,帮助设计人员自动创建用于 DRC 的芯粒间 CAD 层。

“随着多种封装选项可用于实现多晶粒芯片设计,早期原型验证和可行性研究的重要性日益凸显,”TSMC 设计基础架构管理事业部负责人 Dan Kochpatcharin 表示,“通过我们与 Cadence 的持续合作,以及新增支持 3Dblox 2.0 标准的最新原型验证功能,双方的客户能够利用 TSMC 全面的 3DFabric 技术和 Cadence 流程,显著提高 3D-IC 设计的生产力,加快产品上市。”

“Cadence Integrity 3D-IC 平台是一个统一的解决方案,为客户提供了一种有效的途径,利用新的 3Dblox 2.0 原型验证功能,借助 TSMC 的 3DFabric 技术打造领先的 3D-IC 设计,”Cadence 资深副总裁兼数字与签核事业部总经理 Chin-Chi Teng 博士表示,“得益于我们与 TSMC 的紧密合作,采用 Cadence 的新流程与 3Dblox 2.0 标准,客户能够加快新一代多芯粒设计的创新步伐。”

Cadence Integrity 3D-IC 平台包括 Allegro X 封装技术,是 Cadence 更广泛的 3D-IC 产品的一部分。该产品支持 Cadence 智能系统设计(Intelligent System Design)战略,旨在帮助客户实现系统级封装(SiP)卓越设计。

有关 Integrity 3D-IC 平台

更多信息请访问

www.cadence.com/go/integrity3dblox2

(您可复制至浏览器或点击阅读原文打开)

关于 Cadence

Cadence 是电子系统设计领域的关键领导者,拥有超过 30 年的计算软件专业积累。基于公司的智能系统设计战略,Cadence 致力于提供软件、硬件和 IP 产品,助力电子设计概念成为现实。Cadence 的客户遍布全球,皆为最具创新能力的企业,他们向超大规模计算、5G 通讯、汽车、移动设备、航空、消费电子工业和医疗等最具活力的应用市场交付从芯片、电路板到完整系统的卓越电子产品。Cadence 已连续九年名列美国财富杂志评选的 100 家最适合工作的公司。如需了解更多信息,请访问公司网站www.cadence.com。

2023 Cadence Design Systems, Inc. 版权所有。在全球范围保留所有权利。Cadence、Cadence 徽标和 www.cadence.com/go/trademarks 中列出的其他 Cadence 标志均为 Cadence Design Systems, Inc. 的商标或注册商标。所有其他标识均为其各自所有者的资产。


声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • Cadence
    +关注

    关注

    62

    文章

    881

    浏览量

    140789

原文标题:Cadence 推出新的系统原型验证流程,将支持范围扩展到 3Dblox 2.0 标准

文章出处:【微信号:gh_fca7f1c2678a,微信公众号:Cadence楷登】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    fpga原型验证流程

    FPGA原型验证流程是确保FPGA(现场可编程门阵列)设计正确性和功能性的关键步骤。它涵盖了从设计实现到功能验证的整个过程,是FPGA开发流程
    的头像 发表于 03-15 15:05 379次阅读

    Cadence推出新版Palladium Z2应用

    楷登电子(美国 Cadence 公司,NASDAQ:CDNS)今日宣布推出一套新的应用,可显著增强旗舰产品 Palladium Z2 Enterprise Emulation System 的功能
    的头像 发表于 01-19 10:10 342次阅读

    什么是FPGA原型验证?FPGA原型设计的好处是什么?

    FPGA原型设计是一种成熟的技术,用于通过将RTL移植到现场可编程门阵列(FPGA)来验证专门应用的集成电路(ASIC),专用标准产品(ASSP)和片上系统(SoC)的功能和性能。
    发表于 01-12 16:13 383次阅读

    新思科技携手台积公司推出“从架构探索到签核” 统一设计平台

    新思科技3DIC Compiler集成了3Dblox 2.0标准,可用于异构集成和“从架构探索到签核”的完整解决方案。
    的头像 发表于 01-12 13:40 262次阅读
    新思科技携手台积公司<b class='flag-5'>推出</b>“从架构探索到签核” 统一设计平台

    Cadence 荣获四项 2023 TSMC OIP 年度合作伙伴大奖

    设计基础架构、3Dblox 设计原型验证解决方案、毫米波设计解决方案和 DSP IP 方面取得的出色成果。Cadence 和 TSMC 的合作由来已久并且颇有成果,二者共同向全球市场
    的头像 发表于 10-23 11:55 402次阅读
    <b class='flag-5'>Cadence</b> 荣获四项 2023 TSMC OIP 年度合作伙伴大奖

    Magma推出扩展导航范围的新款软件BoardView

    微捷码推出一款新软件BoardView,它可将CAD导航和电路调试范围从集成电路(IC)扩展到印制电路板(PCB)和多芯片模块(MCM)上。BoardView是将IC和PCB电路调试与在线信号追踪和CAD导航相集成的一款商用工具
    发表于 10-20 14:58 143次阅读

    台积电推出3Dblox 2.0标准,促进3D芯片架构设计

    半导体公司在2022年提出了3dblox开放型标准,以简化半导体产业的3d芯片设计和模式化。台积电表示,在大规模生态系统支持下,3dblox
    的头像 发表于 09-28 10:51 434次阅读

    Cadence 推出新一代 AI 驱动的 OrCAD X 平台,支持Cadence OnCloud,助力PCB设计提速 5 倍

    与供应链数据集成,内置分析和仿真工具,有助于加快产品上市 中国上海,2023 年 9 月 14 日——楷登电子(美国 Cadence 公司,NASDAQ:CDNS)近日宣布推出新Cadence
    的头像 发表于 09-14 13:40 1614次阅读
    <b class='flag-5'>Cadence</b> <b class='flag-5'>推出新</b>一代 AI 驱动的 OrCAD X 平台,<b class='flag-5'>支持</b><b class='flag-5'>Cadence</b> OnCloud,助力PCB设计提速 5 倍

    USB2.0协议资料分享

    传递 能适应于任意外形和配置的PC 提供一个标准接口,能快速应用于产品中 允许扩展出新的USB设备类,以提升PC的功能 UBS2.0协议必需向下兼容,以容纳早期版本的设备
    发表于 09-07 08:03

    Cadence 数字、定制/模拟设计流程通过认证,Design IP 现已支持 Intel 16 FinFET 制程

    内容提要 ●  Cadence 流程已通过认证,可立即投入生产,该工艺下 Design IP 产品现已完备,可支持客户进行 Intel 16 工艺下 SOC 设计 ●   客户可以基于已被充分认证
    的头像 发表于 07-14 12:50 410次阅读
    <b class='flag-5'>Cadence</b> 数字、定制/模拟设计<b class='flag-5'>流程</b>通过认证,Design IP 现已<b class='flag-5'>支持</b> Intel 16 FinFET 制程

    Cadence 推出经过认证的创新背面实现流程,以支持 Samsung Foundry SF2 技术

    已在 SF2 测试芯片的成功流片中证实了其价值 中国上海,2023 年 7 月 10 日——楷登电子(美国 Cadence 公司,NASDAQ:CDNS)近日宣布推出一套完整的、经过认证的背面实现流程
    的头像 发表于 07-10 10:45 307次阅读
    <b class='flag-5'>Cadence</b> <b class='flag-5'>推出</b>经过认证的创新背面实现<b class='flag-5'>流程</b>,以<b class='flag-5'>支持</b> Samsung Foundry SF2 技术

    为什么SoC验证一定需要FPGA原型验证呢?

    在现代SoC芯片验证过程中,不可避免的都会使用FPGA原型验证,或许原型验证一词对你而言非常新鲜,但是FPGA上板
    发表于 05-30 15:04 987次阅读
    为什么SoC<b class='flag-5'>验证</b>一定需要FPGA<b class='flag-5'>原型</b><b class='flag-5'>验证</b>呢?

    HPM6750手册中支持256MB,但是地址线只有13位,是否支持扩展到256MB?

    HPM6750手册中支持256MB,但是地址线只有13位. 是否支持扩展到256MB?
    发表于 05-26 07:24

    可以ESP Basic扩展到ESP32吗?

    ,这些库肯定会让他建立很多伟大的项目并学习大量关于 MCU 和 IOT 的问题,你打算 ESP Basic 扩展到 ESP32 吗 ?
    发表于 05-10 07:55

    Cadence发布基于Integrity 3D-IC平台的新设计流程,以支持TSMC 3Dblox标准

    楷登电子(美国 Cadence 公司,NASDAQ:CDNS)近日宣布推出基于 Cadence Integrity 3D-IC 平台的新设计流程,以
    的头像 发表于 05-09 09:42 678次阅读