LogiCORE IP AXI4-Stream FIFO内核解决方案

PG080中文文档简介

LogiCORE IP AXI4-Stream FIFO内核允许以内存映射方式访问一个AXI4-Stream接口。该内核可用于与AXI4-Stream IP接口，类似于LogiCORE IP AXI以太网内核，而无需使用完整的DMA解决方案。

该内核的主要操作是向设备写入或从设备读取数据包，而无需考虑AXI4-Stream接口的信令。由于AXI4-Stream接口是透明的，因此可以轻松进行管理。

协议说明

AXI4-Stream FIFO内核使用行业标准AMBA AXI4-Stream和AXI4协议规范。图3-2详细介绍了AXI4-Stream接口，其中INFORMATION表示除TVALID/TREADY以外的所有AXI4-Stream信号。

本节以 AXI 以太网内核为例，通过寄存器访问介绍 AXI4-Stream FIFO 内核的运行。

根据数据接口选项的不同，先进先出设备访问可使用 AXI4 或 AXI4-Lite。选择 AXI4-Lite 时，寄存器访问和 FIFO 访问由 AXI4-Lite 接口处理。选择 AXI4 时，寄存器访问由 AXI4-Lite 接口处理，FIFO 访问由 AXI4 接口处理。当数据接口选项为 AXI4 时，数据突发是可能的。

AXI4-Stream FIFO 支持两种数据包传输模式：存储转发模式和直通模式。

• 在存储转发模式下，数据包传输在以下情况下从 AXI4-Stream 接口开始： ° 当完整数据包写入 FIFO 时

° 数据包长度写入 TX 长度寄存器。

在这种模式下， FIFO 的大小必须足以容纳完整的数据包。

• 在直通模式下，当 FIFO 中有足够的数据时， AXI4-Stream 接口上就开始传输数据包。在这种模式下，先进先出存储器无需保存完整的数据包。不过，要确保 AXI4-Stream 接口不会运行不足。

部分翻译截图(上下滑动查看)

审核编辑：汤梓红