Hardware Mailbox
硬件邮箱主要用于提供具有小的 32 位有效负载的中断事件通知。
VRING 使用硬件邮箱在目标 CPU 上触发中断。每个邮箱包含 16 个单向 HW 队列,最多可连接 4 个通信用户或 CPU。
J721E SoC 有 12 个硬件邮箱实例。即 12x 16 个硬件邮箱队列。
(硬件邮箱的逻辑框图)
Mailbox and VRING
邮箱本质上充当一个非常小的硬件队列,其中包含 VRING ID。
VRING 是共享内存中的 SW 队列,保存两个 CPU 之间传递的实际消息。当收到中断时,邮箱消息会告知从哪个 VRING 出列消息。
VRING ID=0 tells to look at the VRING from sender to receiverVRING ID=1 tells to look at the VRING from receiver to sender
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。
举报投诉
-
cpu
+关注
关注
68文章
10442浏览量
206564 -
通信
+关注
关注
18文章
5706浏览量
134394 -
soc
+关注
关注
38文章
3745浏览量
215678 -
硬件
+关注
关注
11文章
2922浏览量
64779
发布评论请先 登录
相关推荐
关于AM5728核间通信方式(共享内存)问题
您好,我使用的开发板为AM5728,目前要在两个ARM-Cotex-A15和两个DSP上都应用OS,初步定为都运行SYS/BIOS,在这种情况下我们想实现核间实时、快速、可靠的通信。
我现在了解到
发表于 05-15 07:34
非对称双核MCU基础知识及核间通信
来源 网络本文从对比两颗分立MCU与单芯片双核MCU开始(以LPC4350为例),展开介绍了非对称双核MCU的基础知识与重要特点。接下来,重点介绍了核间
发表于 05-15 14:26
6678 多核导航器 核间通信
您好!
我最近使用6678的多核导航器进行核间通信,有些地方不明白,想问下各位专家。
我是这么做的,我通过CIC把48事件映射到中断4上,DSP事件48是高优先级队列
发表于 06-21 06:54
关于C6678核间IPC通信的问题
测试C6678的核间通信,使用的IPC中断的方式。中间看到在文档中关于每个IPC生成寄存器中包含了28个源ID,源ID的作用取决于软件的定义,是不是可以理解为我如果写其中的源SRCS27,则我在中断
发表于 08-03 07:15
IPC核间通信测试配套IPC例子的PDF文档里的核间通信时间比我测试的少了4个数量级,请问是什么原因?
利用培训资料中的IPC核间通信例子,其中用TSCL测试时间,在EVM6678上我测试核间通信时间
发表于 08-07 09:04
搞定单CPU内双核间的通信和双CPU间的通信
[table][tr][td] 终于搞定了单CPU内双核间的通信和双CPU间的通信 +-----+ + ARM ++ DDR + + DS
发表于 08-19 01:37
开放核协议:IP核在SoC设计中的接口技术
的SoC 设计使芯片的设计从以硬件为中心转向以软件为中心,芯片设计不再是门级的设计,而是IP核和接口及其复用设计。IP核集成到系统所要考虑的问题包括:同步,例如全局执行、数据交换和协议
发表于 12-11 11:07
基于IP核的SoC接口技术
是基于核的免费开放的接口协议,可以根据不同IP核的通信要求进行配置和扩展,能够实现硬件集成真正的即插即用,允许系统集成根据应用需要选择最好的IP核
发表于 06-11 05:00
创龙带您解密TI、Xilinx异构多核SoC处理器核间通讯
1+1>2的效果。3.常见核间通信方式要充分发挥异构多核SoC处理器的性能,除开半导体厂家对芯片的硬件封装外,关键点还在于
发表于 09-08 09:39
如何将邮箱、消息队列与信号用于RT-Thread线程间的通信呢
1、RT-Thread操作系统的线程间通信RT-Thread 操作系统的邮箱用于线程间通信,特点是开销比较低,效率较高。
发表于 04-15 15:36
A核+M核通信过程解析
过程整体架构说明一、 硬件层通信实现机制通过物理内存DDR分配,将硬件层分为了两部分:TXVring Buffer(发送虚拟环状缓冲区)和RXVring Buffer(接收虚拟环状缓冲
发表于 11-23 15:09
评论