芯耀辉曾克强：国产高性能接口IP全方位赋能，迎接Chiplet与AI大市场

电子发烧友报道（文/黄晶晶）芯耀辉是国内领先的专注先进工艺接口IP的厂商，过去一年推出了DDR5、LPDDR5、PCIe5等行业最新先进接口协议标准的性能优异、兼容性强、可靠性高的接口IP，以及UCIe标准和Chiplet标准最新IP，达到业界领先的性能指标，得到众多客户认可和采用。公司团队接近400人，是国内规模最大的IP厂商之一。芯耀辉还是唯一一家参与制定国内首个原生Chiplet标准的IP厂商。

在第三届中国集成电路设计创新大会暨IC应用博览会高峰论坛期间，芯耀辉董事长曾克强接受电子发烧友网等行业媒体采访，畅谈公司近况以及接口IP的市场机会等话题。

图:芯耀辉董事长曾克强

芯耀辉打造全面的接口IP产品组合

芯耀辉成立之初，正是看到了国内IP基础过于薄弱，我们希望能够帮助客户、产业和国家解决“卡脖子”难题。特别是针对先进工艺、高速传输的接口IP，此前国内厂商涉足不多。

虽然当前国内已经有不少USB2.0、USB2.1、DDR3、DDR4等传统接口协议标准的IP产品，但IP领域主要的竞争力在于高端产品的不断突破，以及覆盖主流应用的产品组合。曾克强表示，不同应用的客户往往需要多个不同标准的接口IP，目前国产厂商中能提供覆盖所有主流应用的各种不同协议标准接口IP的只有我们。而且，我们能够提供支持DDR5、PCIe5.0、SerDes、UCIe等行业最新先进接口协议标准的性能优异、兼容性强、可靠性高的接口IP。

在产品组合齐全的基础上是性能参数的比拼。接口IP是采用国际组织定义的接口标准协议，无论是USB还是MIPI，其对功能及性能有标准的规范和要求，而芯耀辉的接口IP产品除了优于协议标准要求的性能指标外，还具有兼容性强、可靠性高、极佳的PPA、高灵活性、高可实现性等优势，同时公司核心团队积累了十几二十几年的行业经验，能够在不同产品应用上帮助客户芯片一次量产成功。这是IP厂商和应用端客户一起打磨、迭代的过程。

目前，芯耀辉在车规领域已经获得ISO 26262:2018半导体功能安全ASIL D流程认证，并已建立起完全符合功能安全的产品开发和管理流程体系。而在可靠性方面，芯耀辉的车规级接口IP产品满足AEC-Q100的严格认证要求。据透露，国内多家车规芯片厂商也采用了芯耀辉的接口IP。

曾克强表示，芯耀辉成立以来在研发上深度投入，去年自研的先进工艺IP推向市场后，获得各应用领域头部客户的采用，基本打破了外商长期垄断的格局。在接口IP的全面完整性、先进性、兼容性、可靠性等各个方面，我们已经与其它IP厂商拉开了相当大的距离。

Chiplet与AI落地的挑战与机会

日前，由中科院计算所牵头成立的中国计算机互连技术联盟(CCITA)联合芯耀辉等集成电路企业和专家共同主导定义了小芯片接口总线技术要求，这是中国首个原生Chiplet标准。曾克强认为，国内在实现Chiplet落地上面临三个挑战。
第一是纯技术挑战，包括需要高规格接口IP技术，多个小芯片连接需要接口IP做到低延时、高效传输速率，解决热管理和功耗分配问题。

第二是生态系统挑战，落地商用Chiplet技术需要建立一个完整的生态系统，需要产业链上不同供应商和合作伙伴之间密切合作、齐头并进，任一环节薄弱都将导致Chiplet技术无法落地。

第三是标准化挑战。目前国际大厂如AMD和英伟达都有超大规模芯片集群，芯片互联的标准都由自己制定。由于Chiplet技术涉及多个独立芯片的组合，缺乏统一的标准可能导致互操作问题。所以，需要建立一致的接口和通信标准，确保不同供应商的芯片可以无缝集成和顺畅工作。针对中外工艺代差和国际大厂标准割裂，国内需要适合国内产业链及需求的统一的互联标准。

人工智能的发展对数据带宽要求更大，传输速率要求更高，而延迟需要更低。在人工智能应用领域，芯耀辉的DDR5、PCle5.0等相关接口IP产品都是业内最先进的水平，已经有客户导入使用。尤其是DDR5接口IP超越了同等工艺下业界最高速率。

曾克强表示，由于先进工艺的受限，提升芯片性能，要由以前只是在电路上优化，转变为现在考虑系统级优化。这就需要在接口IP上对每一个细节都投入大量心血、一丝不苟的钻研精神，而这正好能够发挥芯耀辉技术团队多年来的经验积累，发挥技术所长。