使用PLL565电路的FSK解调器

使用 PLL 565 电路的 FSK 解调器帮助我们以最少的组件轻松生成 FSK 信号。

在PLL

565中，频移通常通过用接收到的二进制数据信号驱动压控振荡器来完成。因此，该解调器电路的输出对应于输入逻辑0或1信号。下面简要讨论了该电路的工作原理。

加工：

该PLL的工作方式是锁定输入信号频率，并在两个可能的频率之间跟踪该频率，并在该IC的输出端进行直流偏移。电阻R1和C1确定PLLIC内部VCO的自由运行频率。您可以在下图中看到各种引脚的功能。VCO比较器输出被馈入相位比较器输入，以执行信号频率的锁定操作。

电路中使用了三级RC滤波器，用于从IC的输出信号中去除总和频率分量。选择R1来调整VCO频率以均衡引脚6和引脚7获得的电压。如果输入频率低，则数字化输出将获得高电压电平，当输入频率为高电平时输出将达到高电平（14

V）1070赫兹。如果输入频率为5，1 HZ，则输出将被驱动至低状态（-270V）。