0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

EVM助射频工程师排查出隐形杂散

加油射频工程师 来源:加油射频工程师 2023-06-26 09:17 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

EVM是什么?

在星座图中,会有一个理想的点,然后还有一个实测的点。

就是一个是打算在哪,另一个是实际在哪。

再换句话说,就是一个是理想,一个是现实。

星座图中的点,其与原点连接的矢量,所对应的长度和角度,分别对应信号的幅度和相位。

理想点与原点的连接,是一个参考的矢量。

实测点与原点的连接,是一个实测的矢量。

而理想点与原点的连接,就被称为误差矢量(error vector)。

和所有矢量一样,误差矢量有幅度,有方向。

在数字调制中,主要关注误差矢量的幅度,不纠结方向。

因此,最重要的测量目标,是误差矢量的幅度,即EVM,全称为error vector magnitude.

人都知道,理想与现实的差距越小越好。

所以,误差矢量的幅度,也是越小越好。

那差别主要来自哪里呢?

一个来自幅度误差(magnitude error),也就是说接收到的矢量与参考的矢量相比,要么太长,要么太短。

一个来自相位误差(phase error),也就是说接收到的矢量与参考的矢量相比,角度有差。

edd9647e-13b6-11ee-962d-dac502259ad0.png

EVM大,则代表测量点和理想点之间的距离很大。

也就是说理想点A所对应的测量点,可能与理想点B的位置更接近。

这样,会导致接收端误判的概率提高。

因此,减小EVM,是无线通信系统中的重要目标之一。

对EVM造成影响的因素主要有哪些?

影响EVM的因素,可以分为四大类,分别为幅度影响,相位影响,I/Q不平衡,配置因素。

说到幅度影响。

首先,与幅度相关的因素,都可能会影响EVM。

比如说,信号太高,导致器件进入非线性;或者信号太低,容易受噪声影响,此时都会增加EVM。

比如说,外界干扰,或者系统内的杂散,也会影响EVM。

比如说,相应带宽内不平坦的频率响应,也可能增加EVM。

.......

说到相位影响。

也就是说,与相位相关的因素,都会可能影响EVM。

比如说,信号相噪的影响。我的理解是这样的(欢迎批判):本身相位调制是基于理想相位的,如果相位噪声太高的话,理想相位本身就不理想了。

比如说,相位响应随频率的变化而变化。我的理解是这样的(欢迎批判):可以理解为群时延随着频率的变化有抖动,这样的话,不同频率的信号经过时,其相位变化也会不一样,导致EVM增加。

还有就是I/Q不平衡。

比如说增益不平衡,相位不平衡,直流馈通等。

说到配置因素。

就包括发端和收端,设置的匹配滤波器的类型或参数,符号率等设置的有差别。

EVM计算时的注意点

EVM计算时,会归一化。

有两种归一化的方法,一种是用最大峰值功率来归一化;另一种,是用RMS功率来归一化。

在比较EVM时,需要保证使用同样的归一化方法。

ee062c3e-13b6-11ee-962d-dac502259ad0.png

EVM的单位可以是%,也可以是dB。

对于单位为%的EVM值,小的百分比值,表示更好的EVM。

对于单位为dB的EVM值,通常为负值,越负,EVM越好。

ee397576-13b6-11ee-962d-dac502259ad0.png

EVM在debug中的作用

重点来了哈!虽然说,我没有用过这种方法来进行过debug。

但是看上去,好像很好用的样子。

首先,看看EVM随时间变化的曲线的作用。

EVM是基于每个符号进行计算的,也就是说,每个符号都会计算EVM。

因此,EVM可以绘制成时间的函数,也可以看成连续符号的函数。

比如如下图,发送和接收符号率之间细微的差异,使得EVM随时间变化的曲线呈现出一个V形曲线。

ee71f8d8-13b6-11ee-962d-dac502259ad0.png

突发或者脉冲信号,在开始或结束的时候,由于各种放大器效应或时序的影响,EVM可能会高点。

如果幅度随时间变化,可能会使得幅度相对较高或者幅度相对较低的符号的EVM变大。

EVM也可以绘制成随频率的曲线。

EVM随频率变化的函数,是对上面的EVM随时间变化的函数进行FFT变换。

而这个曲线最有用的应用,是可以发现带内的杂散信号或者干扰。

如下图所示,蓝色曲线为幅度谱,看不出任何有杂散信号。青色曲线为EVM谱,上面可以明显的看到带内杂散性。

这是因为,叠加有杂散信号的有用信号的EVM,只会在杂散频率处变高。

ee7ba78e-13b6-11ee-962d-dac502259ad0.png

还有EVM与功率之间的关系,即看EVM随着输入功率变化的函数。

如下图所示,曲线为一个浴缸形状的曲线。低输入电平时,SNR较小,导致较高的EVM;高输入电平时,器件进入非线性,EVM也会恶化。

所以,这个EVM与功率的曲线,可以用来确定器件的最优工作区域。

ee9d1ea0-13b6-11ee-962d-dac502259ad0.png

EVM随功率以及频率变化的曲线

在三维空间内,绘制EVM随功率和频率变化的曲线,可以很容易的找出被测器件的随频率变化趋势或者问题区域。

eebf692e-13b6-11ee-962d-dac502259ad0.png





审核编辑:刘清

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 接收机
    +关注

    关注

    9

    文章

    1240

    浏览量

    55857
  • EVM
    EVM
    +关注

    关注

    3

    文章

    1040

    浏览量

    43198
  • 无线通信系统

    关注

    0

    文章

    72

    浏览量

    11909

原文标题:Wow, EVM原来还能助射频工程师排查出隐形杂散

文章出处:【微信号:加油射频工程师,微信公众号:加油射频工程师】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    什么是晶振的电容?

    什么是晶振的电容?晶振的电容,也叫做寄生电容,是指电路中非人为设计、由物理结构自然产生的、有害的隐藏电容。它为什么重要?(影响)
    的头像 发表于 11-13 18:13 134次阅读
    什么是晶振的<b class='flag-5'>杂</b><b class='flag-5'>散</b>电容?

    硬件工程师面试必会:10个核心考点#硬件设计 #硬件工程师 #电路设计 #电路设计

    硬件工程师
    安泰小课堂
    发布于 :2025年09月23日 18:00:33

    做了电子工程师之后,最好拍的视频出现了#硬件设计 #电子DIY #电子工程师

    电子工程师
    安泰小课堂
    发布于 :2025年06月24日 17:45:57

    IGBT功率模块动态测试中夹具电感的影响

    在IGBT功率模块的动态测试中,夹具的电感(Stray Inductance,Lσ)是影响测试结果准确性的核心因素。电感由测试夹具的layout、材料及连接方式引入,会导致开关
    的头像 发表于 06-04 15:07 1522次阅读
    IGBT功率模块动态测试中夹具<b class='flag-5'>杂</b><b class='flag-5'>散</b>电感的影响

    、50 MHz 至 2.1 GHz 单通道小数 N 分频频率合成器 skyworksinc

    的引脚图、接线图、封装手册、中文资料、英文资料,无、50 MHz 至 2.1 GHz 单通道小数 N 分频频率合成器真值表,无、50 MHz 至 2.1 GHz 单通道小数 N
    发表于 05-23 18:30
    无<b class='flag-5'>杂</b><b class='flag-5'>散</b>、50 MHz 至 2.1 GHz 单通道小数 N 分频频率合成器 skyworksinc

    一个优秀的射频测试工程师需要具备哪些技能?

    一个优秀的射频测试工程师需要具备哪些技能?在无线技术高速发展的今天,射频(RF)测试工程师是确保通信设备性能与用户体验的关键角色。从复杂的调制方案到无处不在的干扰,从功耗优化到标准合规
    的头像 发表于 05-16 10:08 1514次阅读
    一个优秀的<b class='flag-5'>射频</b>测试<b class='flag-5'>工程师</b>需要具备哪些技能?

    问,成为硬件工程师需要几只手?#硬件工程师 #YXC晶振 #扬兴科技 #搞笑

    硬件工程师
    扬兴科技
    发布于 :2025年04月25日 17:15:37

    硬件工程师:回答我!#回答我 #硬件工程师 #YXC晶振 #扬兴科技

    硬件工程师
    扬兴科技
    发布于 :2025年03月25日 18:46:59

    一招拿捏电子工程师#被AI拿捏了 #电子工程师 #电子电工

    电子工程师
    安泰小课堂
    发布于 :2025年03月25日 17:30:51

    边带和开关的含义是什么?会对电路造成什么影响?

    我在看ADC供电部分的时候,看到边带和开关这两词不知道它的含义。请问下大家它们的含义以及它们将会对电路造成什么影响? 谢谢大家了!!!!!
    发表于 12-31 06:32

    DAC3482存在怎么解决?

    当前DTRU产品中使用了DAC3482,故障率达到12%,从FPGA侧IQ数据到达DAC3482,从3482出口处测量到的信号,发现近端存在。具体见下图所示。 另外做了如下实验: 1、将
    发表于 12-16 06:23

    使用ADC12DJ3200做采样系统时,发现SFDR受限于交织,有什么方法降低Fs/2-Fin处的

    我在使用ADC12DJ3200做采样系统时,发现SFDR受限于交织,在开了前景校准和offset filtering后,Fs/4和Fs/2处的明显变小,但是Fs/2-Fin
    发表于 12-13 15:14