0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

【笔记】在高电平与低电平的夹缝中生存另外一种电平

撞上电子 2023-06-06 09:47 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

1. 高阻态的基本概念:高阻态是指逻辑电路或接口中的一种状态,当设备处于高阻态时,其输出引脚与信号线断开连接,表现出非常高的电阻。这种状态下,输出信号不会对其他电路产生影响,实现了信号的隔离和不干扰。2. 高阻态的作用和优势:- 总线冲突避免:在多个设备共享同一条总线进行数据传输的情况下,通过将未使用的设备的输出引脚切换到高阻态,可以避免总线冲突。例如,在I2C总线上,每个设备都有一个地址,当某个设备不需要进行数据传输时,将其输出引脚切换到高阻态,避免与其他设备的输出引脚冲突。 - 降低功耗:在低功耗应用或电池供电的设备中,将未使用的设备的输出引脚切换到高阻态可以降低功耗。因为高阻态下,输出引脚不会导通,减少了电流消耗,延长了电池寿命。- 输入输出控制:高阻态允许对设备的输入和输出状态进行控制。通过将输出引脚切换到高阻态,可以断开设备与外部电路的连接,实现对外部电路状态的控制或进行电平转换。3. 高阻态的命名和表示方法: - 逻辑门中的高阻态:在逻辑门中,常用的表示高阻态的符号为 "Z" 或 "HIZ"。例如,在三态门(Tri-state Gate)中,输出引脚在高阻态时通常被表示为 "Z"。在数电符号中,也可以使用悬空线表示高阻态。- 开漏输出中的高阻态:开漏输出器件在高阻态下只能拉低信号线,而无法主动拉高。在这种情况下,通常需要通过外部上拉电阻将信号线拉高,使其处于高电平状态。下面是一些例子,展示了高阻态在实际应用中的使用场景:1. I2C总线通信:在多个I2C设备共享同一条总线时,当某个设备不需要进行数据传输时,将其输出引脚切换到高阻态,避免与其他设备的输出引脚冲突。2. 总线驱动:在总线驱动器中,当驱动器未使能或未选择某个设备时,将其输出引脚切换到高阻态,以确保总线上的数据传输不受未使用设备的干扰。
3. 电源管理:在电池供电的设备中,将未使用的模块或外设的输出引脚切换到高阻态,降低功耗,延长电池寿命。综上所述,高阻态是一种重要的电路状态,通过切换设备的输出引脚到高阻态,可以实现信号隔离、冲突避免、功耗降低和输入输出控制。具体的应用场景和方式根据不同的电路设计和需求而异。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 电平
    +关注

    关注

    5

    文章

    370

    浏览量

    41258
  • 高电平
    +关注

    关注

    6

    文章

    225

    浏览量

    22695
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    个MOSFET电平转换电路原理

    电路原理很简单,分两情况: 1.从A到B A为高电平时,MOS管关断,B端通过上拉,输出高电平; A为低电平时,MOS管内的体二极管导通,使MOS管的S极被拉低,从而使Vgs
    发表于 12-04 06:27

    ADS1198 DRDY并没有自动变成高电平,而是直维持低电平,为什么?

    手册上说DRDY会在SCLK的下降沿自动变成高电平(DRDY s pulled high at the falling edge of SCLK),但为什么我做了几次后发现DRDY并没有自动变成高电平,而是直维持
    发表于 02-06 07:14

    DAC7565 SYNC这个IO脚常态应该置为低电平还是高电平

    可不可以这样理解,SYNC等于高电平时,移位寄存器为复位状态,低电平时为可使用状态。但是我实际使用过程中,SYNC直保持高电平使用可以正
    发表于 02-05 09:31

    ADS1211 DRDY在上电之后,也就是初始化后,是保持高电平还是低电平

    请问下,DRDY在上电之后,也就是初始化后,是保持高电平还是低电平传送指令结束后,是不是会自动跳为高电平?麻烦用过ADS1211的给
    发表于 02-05 09:26

    怎样测量TTL电平电压 TTL电平信号的特性分析

    。 使用示波器的垂直灵敏度(Volts/Division)和水平时间(Time/Division)旋钮调整显示范围,使得信号稳定地显示屏幕上。 连接探头 : 将示波器的探头连接到TTL信号输出端,注意探头的地线接示波器的地端,以确保测量的准确性。 测量高电平
    的头像 发表于 01-31 10:05 2458次阅读

    TTL电平与信号降噪技术的区别

    TTL电平一种数字电路中使用的电压标准,它定义了逻辑电平的高低状态。TTL电平的特点是: 电压范围 :TTL电平
    的头像 发表于 01-16 10:34 1076次阅读

    TTL电平高电平信号的转换

    和特点 TTL电平一种数字逻辑电平标准,最初由德州仪器(Texas Instruments)开发。它定义了逻辑“0”(低电平)和逻辑“1”(高电平
    的头像 发表于 01-16 10:28 1485次阅读

    TTL电平噪声容忍度分析

    定了高电平低电平的具体范围。计算机处理器控制的设备内部的数据传输中,TTL电平信号是理想的,其电平标准通常如下: 输出
    的头像 发表于 01-16 10:26 2053次阅读

    TTL电平嵌入式系统中的应用

    晶体管来实现逻辑门的功能。TTL电平因其简单、可靠和成本效益高而在嵌入式系统中得到了广泛的应用。 TTL电平的定义和特性 TTL电平一种数字信号
    的头像 发表于 01-16 10:22 1559次阅读

    TTL电平低电平信号的区别

    在数字电子学中,信号的传输和处理依赖于电压水平来表示逻辑状态。TTL电平低电平信号是两常见的电压水平,它们在数字电路中扮演着重要的角色。 TTL电平 TTL
    的头像 发表于 01-16 10:21 1842次阅读

    TTL电平与RS-232接口的联系

    挥着重要作用。 TTL电平简介 TTL电平一种数字电路的电压标准,它基于晶体管-晶体管逻辑(TTL)技术。TTL电平通常使用5V供电,其逻辑“0”(
    的头像 发表于 01-16 10:13 1424次阅读

    TTL电平在数字电路中的作用

    电平一种双极型晶体管逻辑电平,它由两个晶体管构成,个是输入晶体管,另个是输出晶体管。TTL电平
    的头像 发表于 01-16 09:56 3206次阅读

    TTL电平标准的介绍与解析

    在数字电子领域,TTL电平标准是一种非常重要的逻辑电平标准,它定义了数字信号的高低电平电压范围,确保了不同数字电路之间的兼容性和可靠性。TTL电平
    的头像 发表于 01-16 09:46 3183次阅读

    为什么ISO7230M输入高电平时输出确偶发了低电平

    示波器通道1监测输入通道A(input)直为高电平高电平时偶尔有干扰,但是示波器通道2监测输出通道A(output)由高电平变为了低电平
    发表于 01-13 06:52

    调试ADS1258过程中,当START输入高电平的时候, /DRDY信号直为高,无低电平输出,为什么?

    调试ADS1258过程中,配置都是正确的了,但是当START输入高电平的时候, /DRDY信号直为高,无低电平输出,这问题怎么分析,没什么头绪,芯片配置正常后,应该启动START
    发表于 12-27 06:42