Vivado Schematic中的实线和虚线有什么区别？
Q：Vivado Schematic中的实线和虚线有什么区别？
A：以下图为例：下面的schematic种，有实线也有虚线
但当我们把整个to_bcd_i0都展开并定位到该FDRE时，显示如下：
可以看到，显示都是实线。
如果在schematic中观察这两个图的差别，就很容易看出，显示虚线是因为这个net还连到了其他地方，但并没有在当前的schematic中显示出来，而实线则表示该net并未连接到其他地方，该schematic已经显示出了这个net的全部连接。
Q：Vivado Schematic可以直接定位到source code吗？
A：在查时序报告时，很多工程师都希望能直接定位到源码处，此时我们可以打开时序违例处的schematic中的cell，然后右键，就可以直接跳转了。
审核编辑：刘清
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
FPGA设计
+关注
关注
9文章
431浏览量
28231 -
Vivado
+关注
关注
19文章
860浏览量
71462
原文标题：【Vivado那些事儿】Vivado Schematic中的实线和虚线有什么区别？
文章出处：【微信号：Open_FPGA，微信公众号：OpenFPGA】欢迎添加关注！文章转载请注明出处。
发布评论请先 登录
相关推荐
热点推荐
ADS1298 RDATAC Opcode时，START到底是低还是高？
您好，1298的datasheet看到这有点糊涂了。
1、RDATAC Opcode时，START到底是低还是高？ 从时序图上看实线是高、虚线是低，请问实线虚线
发表于 02-14 07:48
JAVA编程实例:虚线与实线
JAVA编程实例:虚线与实线 import java.awt.*;import javax.swing.*;public class LineDemo extends JFrame
发表于 12-06 12:36
self-cheack testcase与testbench有什么区别吗？
小白入门求教
书中的self-cheack testcase与testbench有什么区别么？
或者说这两个之间有联系么？
实际问题：我自己写出来一个NICE的协处理器扩展，在vivado
发表于 08-12 06:59
PCB中plane和layer有什么区别?
在设计PCBLayout的时候，根据项目需要，要设计多层PCB，这时候需要添加“层”，以Altium Designer为例，所要添加的层有“Plane”和“Player”之分。那Plane和Player有什么区别呢？
发表于 11-13 15:29
•1.7w次阅读
时序图中的实线和虚线分别表示什么意思
message。虚线代表控制返回，一般可以省略。需要强调控制转移地时候画出。序列图中的消息可分为基础消息、自调用消息、回送消息。其中回送消息（也就是返回）是用虚线的，其余都是实线。
发表于 11-20 09:37
•13.6w次阅读
Vivado HLS和Vitis HLS 两者之间有什么区别
Vivado HLS 2020.1将是Vivado HLS的最后一个版本，取而代之的是VitisHLS。那么两者之间有什么区别呢？ Default User Control Setti
评论