0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

信号完整性(SIPI)学习之传输线的介质损耗

冬至子 来源:大明SIPI 作者:佳如明 2023-06-15 14:24 次阅读

随着信号速率的进一步提高,传输线的各种损耗都会有所增加,高频情况下介质损耗甚至超过导体损耗成为传输线的主要损耗源。

01

传输线的介质损耗

产生介质损耗的原因就是介质并不是完美的绝缘体,而是拥有一定的电导率。在导电介质中同时存在着位移电流和传导电流,传导电流的存在就引起了介质损耗。

由麦克斯韦方程可以推导出一般波动方程,详细推导过程请参考有关电磁场和电磁波书籍这里不作详细推导。

图片

上面的波动方程为二阶微分方程存在着一阶项,表明在导电介质中波的传播是存在衰减的。如果是完全电介质或者称为无损介质中,由于电导率图片=0,方程中的一阶项为0可以得出完全电介质中的波动方程:

图片

将波动方程(1)、(2)写成向量形式,则有:

图片

定义复电容

图片

可以将(5)、(6)写成如下形式:

图片

复电容率图片的实部就是电容率(图片)是一个常数,而其虚部是频率的函数并且与其电导率相关,是产生介质损耗的原因。

图片

图片

下面我们可以画出位移电流密度图片和传导电流密度图片的向量图,进一步理解介质损耗。

我们定义复电容率的正切值为损耗正切(loss tangent):

图片

其中图片是传导电流和位移电流的夹角,称为损耗正切角。可以看出图片越小,信号传输的损耗也就越小。

图片

这也在此说明了介质损耗是由于其电导率不为0导致。我们通常按照损耗正切的定义将复电容率定义为

图片

通常PCB板所使用的板材对于电气特性最重要的两个参数就是介电常数图片和损耗正切图片,一些生产板材厂商通常把这两个参数称为DK(Dielectric Constant)和Df(Dissipation Factor)。由定义我们知道图片是频率相关的函数,对于理想电介质图片是常数但实际情况是介电常数图片往往也是与频率相关的,因此厂家给出的DK和Df都是在特定频率下的值。

02

介质损耗的影响

我们设想一下,如果介质损耗对高频和低频的影响是一致的,那么会出现什么现象呢?没错,如下图所示,信号经过传输线后其幅值也会降低。显然,实际情况并非如此。

图片

由上一节的理论推导可知,损耗对所有频率成分的影响并不是一致的,无论是导体损耗还是介质损耗都是高频的损耗远远大于低频的损耗。

但这并不是说2.5GHz的信号的损耗就一定要比100MHz信号的损耗大。如何理解高频损耗要远远大于低频损耗呢?

在讲时域和频域中已经进行说明,对于数字信号的频谱成分主要看信号的边沿,即上升下降时间,信号上升下降时间越小其所包含的有效频率成分越高。在这有效频率成分中高频成分的损耗要大于低频成分的损耗而直流基本上是没有损耗的。导体和介质的这种选择性衰减使得信号经过传输线后带宽降低,其造成的最直接的影响就是信号上升时间的延长。

对于相同的驱动器输出的2.5GHz信号和100MHz信号,由于它们的上升下降时间相同,经过相同的传输线实际上它们在传输的过程中受到的损耗作用是相同的。而之所以给我们的感觉是2.5GHz的信号损耗问题更严重那是因为信号的频率越高,损耗导致的信号边沿的延长占信号位宽的比重越大,就会导致某些bit位的幅度可能达不到正常高低电平的幅度从而产生严重的ISI问题、导致信号时序余量、噪声余量的显著减小;信号频率很低,由于损耗导致的信号边沿延长所占信号位宽的比例很小,那么对信号时序余量和噪声余量的影响就不大。对信号的直流电平基本没有影响。

下面通过ADS仿真来对传输线的损耗影响进行说明。信号源输出一个上升时间为100ps的阶跃信号分别经过延时为10ns的有损和无损传输线,且源端和负载端都由50ohm阻抗匹配。

图片

两种情况下仿真结果如下:

图片

蓝色为经过无损传输线的波形上升时间和DC电平都没有变化,红色的波形为经过有损传输线后的信号。通过对20%--80%上升时间的测量可以知道经过有损传输线后信号的边沿明显变缓,但经过一定延时之后信号幅度恢复到DC电平。这就充分印证了传输线上的高频损耗远远大于低频损耗。

损耗对信号传输的影响主要体现在使信号边沿变缓,当信号速率不断提高就可能导致信号由0到1翻转时上升沿无法达到高电平信号就开始进入下降周期,在由1到0翻转时下降沿还没有达到低电平的情况下就开始进入上升周期。另一个影响就是导致信号的上升下降边沿会偏离理想位置减小信号的时序裕量。

如下所示为使用ADS搭建的仿真电路:

图片

Tx输出幅度为1V、上升时间为50ps的6.25Gbps信号。仿真链路由以下几部分构成:长度为40inch的有损传输线,发送端和接收端都有良好的匹配,输出幅度为1V、上升时间为50ps的6.25Gbps信号的Tx驱动器。仿真结果如下:

图片

再用相同长度的无损传输线进行仿真,结果如下:

图片

通过对比我们可以清晰地看到,在有损传输线情况下只有在多个连续的“1”和多个连续的“0”出现时信号才有可能达到高电平和低电平。而当单个或较少的“1”或者“0”出现时,由于损耗的存在使信号的上升时间已经大于了信号的一个UI从而导致信号无法达到高电平或者低电平,这种每个bit的高低电平值都要受到之前的码型影响的现象就称为码间干扰(Inter Symbol Interference,ISI)。从眼图上来看码间干扰的影响,可以看出眼皮的厚度非常厚,严重影响了信号的噪声余量,还有就是不同bit信号的边沿存在着很大的skew进一步侵占了信号的时序裕量。

我们再看无损传输线的情况,对于6.25Gbps信号位宽为160ps而信号上升时间为50ps。在一个位周期结束时,信号已经能够稳定并达到终值。无论前边那一位是高还是低,也不管该位居高或低多长时间,位流中某一位的电压波形将与之前的位相互独立。此时则完全没有码间干扰的影响。

通过下图我们可以清晰地看到码间干扰(ISI)是如何产生的。

图片

码间干扰的产生主要是由于传输线的损耗导致了信号边沿退化,其次是信号码型中“0”、“1”的不平衡。码间干扰产生抖动导致信号时序余量的降低,同时也使“眼皮”变厚,导致信号噪声余量的降低。因此,控制传输线的损耗在高速数字系统中是非常重要的。

3总结

谈到控制高速链路的损耗,我们已经知道损耗的来源,主要是以下两个方面:

导体损耗:铜导线由于电导率有限在信号的传输路径和返回路径上所产生的损耗有直流损耗和趋肤效应损耗;此外还包括由于铜表面的粗糙度导致的损耗。

介质损耗:由于介质电阻率有限产生的介质中的能量损耗,它是由材料的特殊特性——材料的耗散因子所引起。一般的板材都会给出耗散因子(或介质损耗角正切)这一参数。

需要注意的是,FR4板材上频率约高于1GHz时,介质损耗比导线损耗要大得多。频率在2.5GHz或者更高的高速链路中,介质损耗占主导地位。所以说叠层材料的耗散因子非常重要。

此外电磁辐射、串扰耦合、反射等也会产生一定的损耗这里只做简单的介绍。

辐射损耗(EMI):与其他的损耗相比,总的辐射损耗非常小,这种损耗机理不影响这里对有损线的分析,然而它在电磁干扰(EMI)中则很重要;

耦合到邻近的线条上(Crosstalk):信号在传输过程中会有部分能量被耦合到邻近线上将引起信号上升边的退化。对于紧耦合传输线,一条线上的信号将受到相邻线间能量耦合的影响。在对关键网络进行仿真时,为了能精确地预估传输信号的性能,必须将耦合影响考虑在内。我们可以建立很精确的三维耦合模型,从而能够预估出动态线和静态线上波形的影响程度。

阻抗不匹配(Ringing):阻抗突变对传输信号的失真有着极大的影响。虽然阻抗突变本身不吸收能量,但会把高频分量反射到源端,最终由端接电阻或源端驱动器阻抗消耗,也会引起接收信号上升边的退化。即使是无损耗线,阻抗突变也会引起上升边的退化。传输线、过孔和接插件的精确模型对于准确地预估信号质量非常重要;在设计高速互连线时要千方百计地将突变最小化。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 驱动器
    +关注

    关注

    51

    文章

    7319

    浏览量

    142998
  • emi
    emi
    +关注

    关注

    53

    文章

    3447

    浏览量

    125518
  • 信号完整性
    +关注

    关注

    65

    文章

    1337

    浏览量

    94921
  • 传输线
    +关注

    关注

    0

    文章

    354

    浏览量

    23771
收藏 人收藏

    评论

    相关推荐

    [推荐]信号完整性仿真应用技术高级研修会

    、上升边退化和材料特性:3.1有损线的不良影响3.2传输线中的损耗3.3损耗源:导线电阻和趋肤效应3.4损耗源:
    发表于 11-18 17:28

    信号与电源完整性分析和设计培训

    课程背景: 近 10 年电子行业面临许多新情况:1. 高速宽带数字系统中的各种完整性问题日益严重;2. 设计师正在用传输线/差分对的观点设计芯片、PCB 及系统互连;3. 已有的USB3.0
    发表于 05-29 13:29

    高速PCB及系统互连设计中的信号完整性分析---李教授

    技术主要有:经验法则,例如1nh/1mm等;解析近似,例如Z0=√L/C,给出IPC权威机构及传输线分析中重要的解析表达式;数值仿真,给出互连不当与信号完整的定性定量关系。现将具体事宜通知如下:一
    发表于 11-09 14:21

    2011信号及电源完整性分析与设计

    损耗如何造成上升边退化?分析介质损耗与耗散因子的特点,损耗 . 如何吃掉高频分量?如何影响数据完整性?如何用眼图分析符号间干扰及抖动?第七讲
    发表于 12-16 10:03

    【连载笔记】信号完整性-传输线物理基础及其分类

    简单的说,传输线是由两条有一定长度的导线组成。为了区分这两条线,把一条称为信号路径,另一条称为返回路径。传输线有两个非常重要的特征:特性阻抗和时延通常我们将
    发表于 12-19 11:43

    千兆位数据传输信号完整性设计

      本文主要讨论在千兆位数据传输中需考虑的信号完整性设计问题,同时介绍应用PCB设计工具解决这些问题的方法,如趋肤效应和介质损耗、过孔和连接
    发表于 09-11 15:19

    印制电路板传输线信号损耗测量方法

      摘要:在印制电路板设计、生产等过程中,传输线信号损耗是板材应用性能的重要参数。信号损耗测试是印制电路板的
    发表于 09-17 17:32

    PCB信号完整性

    确定该电路具有较好的信号完整性。反之,当信号不能正常响应时,就出现了信号完整性问题。  高速PCB的信号
    发表于 11-27 15:22

    传输线损耗原理是什么?

    信号在传播过程中的能量损失不可避免,传输线损耗产生的原因有以下几种:导体损耗,导线的电阻在交流情况下随频率变化,随着频率升高,电流由于趋肤效应集中在导体表面,受到的阻抗增大,同时,铜箔
    发表于 08-02 08:28

    PCB设计之实例解析传输线损耗

    作者:一博科技 高速先生成员 刘为霞PCB设计之实例解析传输线损耗,随着信号速率的提升和系统越来越复杂,传输线已经不是当年的样子,想怎么设计就怎么设计了。PCB仿真设计也越来越难了,现
    发表于 11-10 17:27

    回流路径与传输线模型建构及信号完整性分析

    回流路径与传输线模型建构及信号完整性分析
    发表于 12-20 17:37 51次下载
    回流路径与<b class='flag-5'>传输线</b>模型建构及<b class='flag-5'>信号</b><b class='flag-5'>完整性</b>分析

    高速电路信号完整性分析与设计--传输线理论

    高速电路信号完整性分析与设计--传输线理论
    发表于 02-10 16:34 0次下载

    信号完整性SIPI学习传输线的阻抗

    信号完整性分析是基于传输线理论的,研究信号完整性必须从认识传输线开始,而
    的头像 发表于 06-14 15:40 4393次阅读
    <b class='flag-5'>信号</b><b class='flag-5'>完整性</b>(<b class='flag-5'>SIPI</b>)<b class='flag-5'>学习</b>—<b class='flag-5'>传输线</b>的阻抗

    信号完整性SIPI学习传输线效应

    当互连线的长度大于1/6倍的信号上升时间的空间延伸时,互连线就体现出传输线效应。” 上升时间越小越容易体现传输线效应。
    的头像 发表于 06-14 17:06 900次阅读
    <b class='flag-5'>信号</b><b class='flag-5'>完整性</b>(<b class='flag-5'>SIPI</b>)<b class='flag-5'>学习</b>—<b class='flag-5'>传输线</b>效应

    什么是传输线?什么是信号完整性分析?为什么传输线要测试差分信号

    什么是传输线?什么是信号完整性分析?为什么传输线要测试差分信号? 什么是传输线
    的头像 发表于 10-23 10:34 388次阅读