0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

CMOS逻辑电路、传输门XOR

星星科技指导员 来源:ADI 作者:Antoniu Miclaus和Dou 2023-05-29 14:17 次阅读

目标

本实验活动的目标是进一步强化上一个实验活动 “使用CD4007阵列构建CMOS逻辑功能” 中探讨的CMOS逻辑基本原理,并获取更多使用复杂CMOS门级电路的经验。具体而言,您将了解如何使用CMOS传输门和CMOS反相器来构建传输门异或(XOR)和异或非逻辑功能。

背景知识

为了在本实验活动中构建逻辑功能,需要使用 ADALP2000模拟部件套件中的CD4007 CMOS阵列和分立式NMOS和PMOS晶体管(ZVN2110A NMOS和ZVP2110A PMOS)。CD4007由3对互补MOSFET组成,如图1所示。每对共用一个栅极(引脚6、3和10)。所有PMOSFET(正电源引脚14)以及NMOSFET(地引脚7)的衬底都共用。左边一对,NMOS源极引脚连接到NMOS衬底(引脚7),PMOS源极引脚连接到PMOS衬底(引脚14)。另外两对均为通用型。右边一对,NMOS的漏极引脚连接到PMOS的漏极引脚,即引脚12。

wKgZomR0SfeAahSRAAA9-Qz_n1c667.png

图1.CD4007功能框图。

CD4007是一款多功能IC。例如,单个CD4007可用于构建三个反相器、一个反相器加上两个传输门或其他复杂的逻辑功能,如NAND和NOR门。反相器和传输门尤其适合构建传输门XOR和XNOR逻辑功能。XOR和XNOR逻辑门的示意图符号如图2所示。

wKgZomR0SfGAQwADAAAR423coE4930.png

图2.XOR和XNOR示意图符号。

静电放电

CD4007与许多CMOS集成电路一样,很容易被静电放电损坏。CD4007包括二极管,可防止其受静电放电的影响,但如果操作不当仍可能会损坏。使用对静电敏感的电子产品时,通常会使用防静电垫和腕带。然而,在家里(正规的实验环境之外)工作时,可能没有这些物品。避免静电放电的一种低成本方法是在接触IC之前先使自己接地。在操作CD4007之前,使积聚的静电放电将有助于确保在实验过程中不会损坏芯片

材料

ADALM2000 主动学习模块

无焊试验板

1个CD4007(CMOS阵列)

2个ZVN2110A NMOS晶体管

2个ZVP2110A PMOS晶体管

说明

现在我们将使用单刀双掷(SPDT)传输门开关和两个CMOS反相器来构建XOR门(和XNOR),如图3所示。两个传输门协同工作以实现选择器操作。根据A输入的状态,输入B或输入B的反相会通过节点C (XOR)输出。另外两个反相器M9和M10使C反相以产生CBAR (XNOR)输出。

在无焊试验板上构建图3所示的XOR/XNOR电路。器件M1至M6采用CD4007 CMOS阵列,两个反相器级(反相器级M7和M8,以及M9和M10)分别使用ZVN2110A NMOS和ZVP2110A PMOS。电路使用ADALM2000的固定5 V电源供电

电路中有两个逻辑输入A和B。同相XOR输出位于节点C,而该输出的反相位于节点CBAR以形成XNOR函数。

wKgaomR0SeqAAphuAABHoo4OJkw809.png

图3.XOR和XNOR门。

硬件设置

在实验最初,将两个AWG输出配置直流源。根据需要,示波器通道将用于监控电路的输入和输出。固定+5 V电源用于为电路供电。在此实验中,应禁用固定–5 V电源。

wKgZomR0SeSAbeb6AAEVizLOgxI371.png

图4.XOR和XNOR门试验板电路。

程序步骤

将AWG1连接引脚6,作为A输入端。将AWG2连接引脚1和9,作为B输入端。示波器通道1连接引脚2、5和12,作为C输出端。示波器通道2连接M9和M10的漏极引脚,作为CBAR输出端。确保打开固定5 V电源。

首先,打开AWG控制界面并将AWG1设置为0 V直流电压,对A施加逻辑低电平。将AWG2设置为0 V直流电压,对B输入段施加逻辑低电平。

wKgaomR0Sd6AOtWCAACMGnH66_U897.png

图5.COUT和CBAR输出。

观察示波器通道1上栅极的输出C。示波器界面上应显示稳定的直流电压。

现在将两个AWG通道均配置为具有5 V幅度峰峰值和2.5 V偏移(0 V至5 V摆幅)的方波。将AWG1设置为1 kHz频率,将AWG2设置为2 kHz频率或AWG1频率的两倍。确保将AWG设置为同步运行。

观察示波器界面上A和B输入信号相应的C输出和CBAR输出。

接着,将AWG2设置为与AWG1相同的1 kHz频率,但将AWG2的相位设置为90°。观察示波器界面上A和B输入信号相应的C输出和CBAR输出。

XOR门用作鉴相器

鉴相器或相位比较器是一种逻辑电路,用于产生代表两个逻辑信号输入之间相位差的模拟输出电压信号。它是锁相环(PLL)的中心元件。检测信号之间的相位关系是许多系统中的重要功能模块,如电机控制、雷达、电信、解调器和伺服机构。

方波信号的鉴相器可由XOR逻辑门组成。当比较的两个信号完全同相时,即相位差为0°,XOR门将输出恒定的零电平。例如,当两个信号的相位相差10°时,在10/180或1/18周期(两个信号值不同的极小部分周期)中,XOR门将输出高电平。当信号相位相差180°时,即一个信号为高电平而另一个为低电平,反之亦然,此时XOR门的输出在每个周期内都会保持高电平。

当XOR门鉴相器用于PLL系统时,它通常锁定在相位检测范围中间的90°相位差附近。在90°时,XOR具有50%占空比的方波输出,输出频率是输入频率的两倍。方波占空比根据两个输入信号的相位差发生变化。XOR门的输出通过低通滤波器产生的模拟电压与两个信号之间的相位差成正比。它需要对称的方波输入。如果一个输入的占空比与另一个输入的占空比略有不同,则低通滤波输出将会偏移90°相位差时的理想中间范围。

说明

将图6所示的RC低通滤波器添加到XOR试验板电路中。将示波器通道1连接到RC滤波器输出。

wKgZomR0SdaAXxoLAAAnzTKft-o418.png

图6.XOR门鉴相器。

硬件设置

将两个AWG通道均配置为具有5 V幅度峰峰值和2.5 V偏移(0 V至5 V摆幅)的方波。将AWG1和AWG2的频率都设置为1 kHz。同时确保从AWG1和AWG2的相位都设置为0°开始。确保将AWG设置为同步运行。

wKgaomR0SdCAdI1bAAEpTar5rUY823.png

图7.XOR门鉴相器试验板电路。

程序步骤

将示波器通道1连接到C1的RC滤波器输出,观察鉴相器的滤波(DC)输出。将示波器通道2连接到XOR门的输出C,观察逻辑门输出的脉冲宽度。

图8为Scopy波形图示例。

wKgZomR0ScmADTpzAADUSZCe3m4896.png

图8.XOR门鉴相器采样输出。

替代元件选择

使用四个独立NMOS和PMOS晶体管(ZVN2110A和ZVP2110A)构建的反相器对也可以由第二个CD4007 IC构成,或者可以是采用六路反相器IC的CMOS反相器,如74HC04或CD4049。CD4066四通道SPST开关也可以作为采用CD4007构建的开关的替代器件。

问题

对于图3中的电路,将AWG1和AWG2设置为逻辑高电平(5 V)和低电平(0 V)值,并填入以下表格。

输入A 输入B 输出C 输出CBAR
0 0
1 0
0 1
1 1

审核编辑:郭婷

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • CMOS
    +关注

    关注

    58

    文章

    5620

    浏览量

    234490
  • 反相器
    +关注

    关注

    6

    文章

    307

    浏览量

    43045
  • 晶体管
    +关注

    关注

    77

    文章

    9499

    浏览量

    136929
收藏 人收藏

    评论

    相关推荐

    异或门的逻辑符号和逻辑电路组成

    异或门(XOR gate)是数字逻辑电路中常用的一种逻辑。它的作用是对两个输入信号进行逻辑运算,输出一个结果。
    的头像 发表于 02-04 14:18 7726次阅读
    异或门的<b class='flag-5'>逻辑</b>符号和<b class='flag-5'>逻辑电路</b>组成

    逻辑及组合逻辑电路实验

    逻辑及组合逻辑电路实验实验目的1. 掌握与非门、或非门、与或非门及异或门的逻辑功能。2. 了解三态
    发表于 09-25 17:28

    集成逻辑电路、组合逻辑电路

    集成逻辑电路、组合逻辑电路实验目的1. 掌握与非门、或非门、与或非门及异或门的逻辑功能。2. 了解三态逻辑功能以及禁止状态的判别方法。了
    发表于 12-11 23:36

    钟控传输绝热逻辑电路和SRAM 的设计

    钟控传输绝热逻辑电路和SRAM 的设计本文利用NMOS管的自举效应设计了一种新的采用二相无交叠功率时钟的绝热逻辑电路---钟控传输
    发表于 08-08 09:48

    组合逻辑电路常见的类型

    ”。  组合逻辑    组合逻辑电路由“组合”或连接在一起以产生更复杂的开关电路的基本逻辑“与非”,“或非”
    发表于 12-31 17:01

    常见的组合逻辑电路分析

    0-1或1-0改变状态,则默认情况下,组合逻辑电路的结果输出也将在其设计中具有“无内存”,“时序”或“反馈环路”。组合逻辑组合逻辑电路由“组合”或连接在一起以产生更复杂的开关电路的基本
    发表于 01-19 09:29

    数字逻辑电路

    数字逻辑电路的内容:数制与编码,,逻辑代数和逻辑函数,集成逻辑,组合逻辑电路,中规模集成组
    发表于 09-06 01:54 33次下载
    数字<b class='flag-5'>逻辑电路</b>

    钟控传输绝热逻辑电路和SRAM的设计

    钟控传输绝热逻辑电路和SRAM 的设计 本文利用NMOS管的自举效应设计了一种新的采用二相无交叠功率时钟的绝热逻辑电路---钟控传输
    发表于 02-23 10:14 15次下载

    CMOS逻辑电路控制300W灯泡电路

    CMOS逻辑电路控制300W灯泡电路
    的头像 发表于 01-21 01:31 2711次阅读
    <b class='flag-5'>CMOS</b><b class='flag-5'>逻辑电路</b>控制300W灯泡<b class='flag-5'>电路</b>

    CMOS传输电路结构和逻辑符号

    CMOS传输电路结构和逻辑符号
    发表于 07-15 19:06 1.2w次阅读
    <b class='flag-5'>CMOS</b><b class='flag-5'>传输</b><b class='flag-5'>门</b>的<b class='flag-5'>电路</b>结构和<b class='flag-5'>逻辑</b>符号

    CMOS逻辑电路,CMOS逻辑电路是什么意思

    CMOS逻辑电路,CMOS逻辑电路是什么意思 CMOS是单词的首字母缩写,代表互补的金属氧化物半导体(Complementary Meta
    发表于 03-08 11:31 3654次阅读

    组合逻辑电路实验原理

    逻辑电路按其逻辑功能和结构特点可分为组合逻辑电路和时序逻辑电路。单一的与门、或、与非门、或非门、非门等
    发表于 01-30 17:05 6.6w次阅读
    组合<b class='flag-5'>逻辑电路</b>实验原理

    使用CD4007阵列构建CMOS逻辑功能

    本实验活动的目标是进一步强化上一个实验活动“使用CD4007阵列构建CMOS逻辑功能”中探讨的CMOS逻辑基本原理,并获取更多使用复杂CMOS
    的头像 发表于 07-10 10:12 1634次阅读
    使用CD4007阵列构建<b class='flag-5'>CMOS</b><b class='flag-5'>逻辑</b>功能

    组合逻辑电路之与或逻辑

    逻辑电路由多个逻辑组成且不含存储电路,对于给定的输入变量组合将产生确定的输出,则这种逻辑电路称为组合
    的头像 发表于 02-04 11:46 1200次阅读
    组合<b class='flag-5'>逻辑电路</b>之与或<b class='flag-5'>逻辑</b>

    常用的组合逻辑电路有哪些

    : 基本逻辑 基本逻辑是构成组合逻辑电路的基础,包括与门(AND)、或(OR)、非门(NO
    的头像 发表于 07-30 14:41 376次阅读