|
过去的错误 |
RV32I吸取的经验教训 |
|||
| ARM-32 (1986) | MIPS-32 (1986) | X86-32(1978) | ||
| 成本 | 必须支持整数乘除法 | 必须支持整数乘除法 | 8 位以及 16 位操作、必须支持整数乘除法 | 无 8 位、16 位操作、可选的整数乘除法支持(RV32M) |
| 简洁性 | 无零寄存器、条件指令执行、复杂的寻址模式、栈操作指令(push/pop)、算术/逻辑指令中存在的移位 | 立即数支持零扩展及符号扩展、一些算术指令会造成溢出异常 | 无零寄存器、复杂的过程调用指令(enter/leave)栈指令(push/pop)、复杂寻址模式、循环指令 | 寄存器x0专门用于存放常数0、立即数只进行符号扩展、一种数据寻址模式、没有条件执行、没有复杂的函数调用指令以及栈指令、算术指令不抛异常、使用单独的移位指令来处理移位操作 |
| 性能 | 分支指令使用条件码、在不同格式的指令中,源和目的寄存器的位置不同、加载多个计算得到的立即数、PC是一个通用寄存器 | 在不同格式的指令中,源和目的寄存器的位置不同 | 分支指令使用条件码、每个指令中最多只能使用两个寄存器 | 使用同一条指令实现比较及跳转(不使用条件码)、每条指令三个寄存器、不能一次load多个数据、不同指令格式中,泊及目的寄存器字段位置固定、立即数是常数(不是由计算得出的)、PC不是通用寄存器 |
| 架构和具体实现 | 将PC像普通寄存器一样读写,这样暴露了流水线长度 | 分支指令延迟槽Load指令延迟槽、乘除法使用单独的HI、LO寄存器 | 寄存器不是通用的(AX,CX,DX,DI,SI有特殊用途) | 分支指令没有延迟槽、Load指令无延迟槽、通用寄存器 |
| 增长空间 | 有限的指令码空间 | 有限的指令码空间 | 大量可用的指令码空间 | |
| 程序大小 | 仅有32bit指令(Thumb-2是作为一个独立的ISA) | 仅32bit指令(microMIPS是作为一个独立的ISA) | 指令长度可用是不同字节,但这是一个很不好的选择。 | 32位指令+16位RV32C扩展 |
| 易于编程/编译/链接 | 仅15个寄存器内存数据必须对齐、不规则的数据寻址模式、不一致的性能计数器 | 内存数据必须对齐、不规则的数据寻址模式、不一致的性能计数器 | 仅15个寄存器中内存数据必须对齐、不规则的数据寻址模式、不一致的性能计数器 | 31个寄存器、数据可用不对齐、PC相对的数据寻址模式、对称的数据寻址模式、定义在加构中的性能计数器 |
RISC-V架构师从过去指令集设计的错误中吸取的教训。通常的教训是避免过去的ISA“优化”。经验和教训按照第一章中提出的七个ISA指标进行分类。在成本,简单性和性能下列出的许多指令集特性可以互换,因为这只是设计的偏好问题,但不管它们出现在哪里,它们都很重要。
摘自《RISC-V-Reader》中文版
审核编辑黄宇
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。
举报投诉
-
架构师
+关注
关注
0文章
47浏览量
4878 -
RISC-V
+关注
关注
48文章
2792浏览量
51906
发布评论请先 登录
相关推荐
热点推荐
易灵思FPGA RISC-V自定义指令的使用方法
RISC-V(Reduced Instruction Set Computing-V)是一个开源指令集架构(ISA),它的设计目标是提供一个简洁、可扩展且高效的
risc-v P扩展(一) P指令集简介
解码、医学成像、计算机视觉、嵌入式控制、机器人技术、人机界面等。
P指令集扩展提高了RISC-V CPU IP产品的DSP算法处理能力。随着RISC-V P指令集扩展的增加,
发表于 10-23 07:40
RISC-V B扩展介绍及实现
,可以被任何支持RISC-V ISR的处理器解释执行。
需要注意,B扩展是与基本RV32I/RV64I RISC-V指令集完全兼容的。因此,使用支持B扩展的芯片可以同时享受到原始架构
发表于 10-21 13:01
基于蜂鸟E203架构的指令集K扩展
蜂鸟E203是一款基于RISC-V架构的微处理器,其指令集包含RV32I的基本指令集,RV32M的乘法扩展指令集,以及一些常用的定点
发表于 10-21 09:38
Tenstorrent 首席架构师:未来 RISC-V 会是计算机的主流
当前,按指令集架构(ISA)分类,主流架构包括 x86 架构、ARM 架构和 RISC-V
发表于 07-17 11:26
•1382次阅读
同一水平的 RISC-V 架构的 MCU,和 ARM 架构的 MCU 相比,运行速度如何?
ARM 架构与 RISC-V 架构的 MCU 在同一性能水平下的运行速度对比,需从架构设计原点、指令集特性及实际测试数据展开剖析。以 ARM
RISC-V核低功耗MCU指令集架构(ISA)特点
RISC-V核低功耗MCU通过开源生态、模块化架构与能效优化技术,成为物联网、穿戴设备等领域的理想选择。 一、开源与可定制性 完全开源免费:RISC-V ISA无需专利授权费用,允许开发者
关于RISC-V芯片的应用学习总结
RISC-V芯片作为一种基于精简指令集计算(RISC)原则的开源指令集架构(ISA)芯片,近年来在多个领域展现出了广泛的应用潜力和显著优势。
发表于 01-29 08:38
risc-v芯片在电机领域的应用展望
RISC-V作为一种开源的指令集架构,近年来在芯片设计领域崭露头角,并逐渐在电机控制领域展现出其独特优势。随着电机技术的不断进步和应用需求的多样化,RISC-V芯片有望为电机控制带来更
发表于 12-28 17:20

RISC-V架构师从过去指令集设计的错误中吸取的教训
评论