0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

掩模场利用率MFU简介

sanyue7758 来源:小蔡读书 2023-05-06 09:51 次阅读

1.Whatisa scanner

扫描仪(scanner)是一种在wafer上创建die images的机器。它首先通过刻线(有时称为掩模)将光照射到涂有保护性光刻胶的wafer上,以刻上刻线图案的图像。照射到wafer上的光会导致一些光致抗蚀剂被去除,因此当wafer经过化学浴时,不再具有光致抗抗蚀剂涂层的硅会被蚀刻掉,从而形成电路层。然后,在清洁wafer并用另一种光致抗蚀剂重新涂覆之后,扫描仪通过重复这一过程,一次一个掩模层,创建其余的电路层,这被称为光刻。

e92b52a6-eb53-11ed-90ce-dac502259ad0.png

e93b6e84-eb53-11ed-90ce-dac502259ad0.png

2.MaskFieldUtilization(MFU)

掩模场利用率(MFU)是指芯片图像(die image)所占的掩模面积(mask area)与最大扫描仪场尺寸(maximum scanner field size)之比,即26mm乘33mm(如下图)。MFU影响扫描仪创建单个掩模层的裸片图像(die images)的速度,也显著影响光刻。

MFU= (multipledie area +scribe_line)/(scanner maximum field area)

e99fec6a-eb53-11ed-90ce-dac502259ad0.png

扫描仪的有效性主要由die image实际扫描之前(称为预扫描pre-scan)和扫描完成之后(过扫描over-scan)的持续时间决定(如下图)。

e9b7f292-eb53-11ed-90ce-dac502259ad0.png

因此,掩模版的面积被die image占据的百分比更大,也就是说,具有高MFU的掩模版布局意味着每次拍摄时更少的预扫描和过扫描时间,因为它需要更少的整体拍摄来在整个wafer上步进die image图像。

e9cd0614-eb53-11ed-90ce-dac502259ad0.png

在单个die的尺寸小于最大扫描器场尺寸的50%的情况下,一个以上的die可以适应掩模版场,并且在某些情况下,调节die方向和纵横比(即die的X和Y尺寸)将改变die的MFU。此外,对于某些die尺寸(在两个布局图案的边界上的die尺寸,例如在2x2和2x3布局图案之间),die的纵横比的相对较小的变化可能对MFU产生非常大的影响。台积电提供工具来确定长宽比,从而为指定的芯片尺寸产生最佳的MFU结果。

3.MFUTools

MFU的重要性在制造过程中最为明显。然而,考虑MFU的最有效阶段是芯片级产品定义阶段和设计规划过程的早期(在floorplan之前和期间),此时设计师可以更容易地调整die纵横比并创建具有良好MFU的die。例如,在下图中,左侧的die(X=18mm,Y=17.43mm)的MFU较低,为36%。如果我们保持相同的die面积,但将尺寸更改为X=19.6和Y=16,则MFU将提高到73%,因为两个die现在可以放入掩模版场。

e9e880ba-eb53-11ed-90ce-dac502259ad0.png

台积电提供两种软件工具来帮助客户创建具有良好MFU的die,其中每一种工具都应在产品定义和floorplan阶段使用(如下图)。

ea10a32e-eb53-11ed-90ce-dac502259ad0.png

4.WhenToConsider MFU

用户可以在设计过程中以下三个阶段使用台积电的MFU工具:

在产品定义阶段,当设计者最初考虑芯片功能、芯片尺寸、封装和引脚输出要求时。从各个方面来看,这一阶段都是最重要的,因为它为设计师和营销团队提供了最大的灵活性来调整die的X/Y尺寸,以最大限度地提高MFU。然后,可以将优化的X/Y尺寸设置为高级芯片规范,通过floorplan、place和route以及tapeout,在整个设计实现流程中传播。设计者还应使用在线MFU和GDPW计算器来计算每晶圆的总裸片数(Gross Die per Wafer)。

在芯片实现阶段(RTL、物理设计等),芯片尺寸通常会因为各种原因而改变,例如新的市场需求、IP尺寸,或者出于时序和电源关闭的考虑。随着芯片尺寸的变化,继续使用MFU Advisor为所需的MFU选择适当的纵横比,并使用在线MFU和GDPW计算器计算每晶圆的总裸片数对于新芯片尺寸和/或新X/Y尺寸。

tapeout后,台积电将确定设计所需的实际划线宽度(scribe line width)和密封圈(seal ring),以计算最终MFU数量。

5.DesignGuidelines forHigherMFU

在设计之前

(1)优选方形数字块和IP;

(2)对于矩形IP,提供相同IP的两种方向类型,并保持core PO gate在垂直方向上。例如,左/右类型IO和顶部/底部类型IO或水平和垂直类型IP形状;

(3)在floorplan设计阶段使用“快速MFU计算”;

(4)避免芯片尺寸处于MFU较低的边界处,强烈建议调整芯片尺寸以获得较高的MFU。

在floorplan阶段

(1)Core limited design:可能需要IP和block大小以及floorplan调整;

(2) I/O limited design:可能需要调整I/O和接口IP.

注:低MFU意味着整个光刻层的扫描仪生产率低。尽可能地改进MFU是很重要的。强烈建议MFU > 80%。





审核编辑:刘清

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 晶圆
    +关注

    关注

    52

    文章

    4530

    浏览量

    126450
  • 扫描仪
    +关注

    关注

    2

    文章

    376

    浏览量

    67594
  • 计算器
    +关注

    关注

    16

    文章

    425

    浏览量

    36510

原文标题:MFU(Mask Field Utilization)简介

文章出处:【微信号:处芯积律,微信公众号:处芯积律】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    是否可以看到每个VM的vGPU利用率

    我想知道是否可以看到每个VM的vGPU利用率。不在操作系统内,而是来自Grid K1卡。例如,如果GPU 0为80%,那么如果我知道45%的数字来自特定的VM,那就太棒了。我查看了论坛,但没有
    发表于 09-21 11:06

    如何利用UCOSII中的统计任务 OS_TaskStat()知道了CPU利用率100%把利用率降下来?

    冒昧的问一下各路大神,假如我们利用UCOSII中的统计任务 OS_TaskStat()知道了CPU利用率100%,则应该怎样操作,把利用率降下来?另外,利用率太高的话会不会不太好?
    发表于 07-12 04:36

    Post综合后的利用率只不过是实施后的利用率

    嗨,Post综合后的利用率只不过是实施后的利用率......?谢谢娜文G K.
    发表于 05-12 08:57

    CUP利用率怎么计算?

    要计算当前CUP利用率,是不是就使能OS_TASK_STAT_EN就可以了,并不要单独建立一个任务去执行OSTaskStat(),是这样吗?参看战舰例程,没有找到哪里执行了OSTaskStat()!
    发表于 05-18 22:05

    请问一下如何提高无线信道利用率

    影响无线信道利用率的因素有哪些?无线利用率与网络质量间的关系是什么?调整和提高无线信道利用率的建议有哪些?
    发表于 05-27 06:46

    求大神解答有关DC中cell的利用率问题

    在dc时综合过后,report_area看到有cell 177705,面积为710417. 然后导入ICC,利用率设的0.6,做完floorplan后没有问题,和DC报的信息基本一致,后面做完
    发表于 06-25 06:59

    如何获取栈利用率

    如何获取栈利用率
    发表于 02-16 07:34

    RT-Thread CPU利用率的统计与测试步骤

    1 CPU利用率统计全速运行:不响应中断,也不去执行其他任务,就单纯让它在一个地方持续运行一段时间,这个值可以体现CPU的算力有多大。total_count:单位时间内全速运行下的变量值,表现了
    发表于 05-13 15:27

    openEuler 资源利用率提升之道 01:概论

    利用率低于 20%,存在巨大的资源浪费。因此,提升数据中心资源利用率是当前急需解决的一个重要问题[2]。问题成因资源利用率低下的主要原因是任务和资源调配失衡,这种失衡又有多种表现形式,例如:调度系统
    发表于 07-06 09:54

    CPU利用率问题求解

    “你能不能实现一个理想情况下应该在每个时间片开始时执行的监控任务,并确定前一个时间片的利用率。如果利用率过高,则应发出警告。如果我们可以使用空闲时间,那么我们就可以衡量利用率。为了设置这个监视器
    发表于 12-06 06:00

    如何知道CPU利用率和内存使用情况?

    我在 MIMXRT1062 板上工作,我使用了“EVK-MIMXRT1060-guix_washing_machine”示例。我想要 CPU 利用率和内存使用情况。请给我有关它的信息,我也想知道它是如何计算的。
    发表于 03-31 06:21

    活性物质利用率

    活性物质利用率 电池具有活性物质的量与按法拉弟定律计算应产生的电量称为理论容量。要求电极给出一定的电量时,电极的活性物质利用率可表示为
    发表于 11-06 11:02 2098次阅读

    利用率的获取

    栈用于保存变量, 随着函数调用深度和变量的数量而变化. 设置小了会出现栈溢出, 设置大了会浪费.利用率获取RT-THREAD的统计方法是将线程栈都填充为’#’, 当需要的时候, 检查是否被修改为其他
    发表于 12-20 19:03 8次下载
    栈<b class='flag-5'>利用率</b>的获取

    台积电7nm产能利用率下滑

    台积电7nm产能利用率下滑 业界传出消息说台积电7 纳米的产能利用率已跌至50% 以下,2023 年首季跌势加剧,高雄7 纳米扩产亦已暂缓。对此消息台积电表示不予置评。 行业人士认为台积电高雄7nm
    的头像 发表于 11-16 17:31 3213次阅读

    GPU利用率低的本质原因

    最近经常有同学反馈 GPU 利用率低,严重浪费 GPU 资源的问题,经过对一些实例分析后,借着这篇文档和大家分享一下解决方案,希望能对使用 GPU 的同学有些帮助。 一、GPU 利用率的定义 本文
    的头像 发表于 06-19 14:07 702次阅读
    GPU<b class='flag-5'>利用率</b>低的本质原因