简述Vivado中的Elaborate的作用
在Vivado的界面中，有个RTL ANALYSIS->Open Elaborated Design的选项，可能很多工程师都没有使用过。因为大家基本都是从Run Synthesis开始的。
elaborate可以翻译为“详尽解析”，就是将RTL源代码翻译转换成对应的电路。
有同学会问，这不是Synthesis做的工作吗？
我们可以来比较一下Elaborate和Synthesis后的Schematic就很直观了：
Elaborated Design：
image-20221023165430449
Synthesisd Design：
image-20221023165346017
可以看出，Elaborated Design里面的电路是单纯的对RTL源代码的解析，到了Synthesisd Design，则可以看到Xilinx的具体的库单元，比如LUT3、FDRE等，都是在Xilinx FPGA中真实存在的。
其实在综合的log文件，看到Elaborate的存在，综合的第一步就是先进行Elaborate：
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
RTL
+关注
关注
1文章
395浏览量
62981 -
design
+关注
关注
0文章
165浏览量
48317 -
Vivado
+关注
关注
19文章
861浏览量
71560
发布评论请先 登录
相关推荐
热点推荐
Tcl在Vivado中的基础应用
Xilinx的新一代设计套件Vivado相比上一代产品ISE，在运行速度、算法优化和功能整合等很多方面都有了显著地改进。但是对初学者来说，新的约束语言XDC以及脚本语言Tcl的引入则成为了快速掌握Vivado使用技巧的最大障碍，以至于两年多后的今天，仍有很多用户缺乏升级到
Vivado 2017.1和Vivado 2016.4性能对比分析
。总体而言，Vivado 2017.1比Vivado2016.4给出了更好的效果。虽然在测试1中的结果有些相似，但是Vivado2017.1从测试2和3
Tcl在Vivado中的基础应用
Vivado使用技巧的最大障碍，以至于两年多后的今天，仍有很多用户缺乏升级到Vivado的信心。本文介绍了Tcl在Vivado中的基础应用，希望起到抛砖引玉的
发表于 11-18 03:52
•5485次阅读
Vivado使用误区与进阶——在Vivado中实现ECO功能
关于Tcl在Vivado中的应用文章从Tcl的基本语法和在Vivado中的应用展开，介绍了如何扩展甚至是定制FPGA设计实现流程后，引出了一个更细节的应用场景：如何利用Tcl在已完成布
发表于 11-18 18:26
•5971次阅读
如何在Vivado中应用物理优化获得更好的设计性能
物理优化是Vivado实现流程中更快时序收敛的重要组成部分。
了解如何在Vivado中应用此功能以交换运行时以获得更好的设计性能。
Vivado 2014.1中的许可和激活概述
了解如何使用2014.1中引入的新激活许可为Vivado工具生成许可证。
另外，了解Vivado 2014.1中的许可更改如何影响您，以及如何在激活客户端中使用新的
在Vitis中把Settings信息传递到底层的Vivado
本篇文章来自赛灵思高级工具产品应用工程师 Hong Han. 本篇博文将继续介绍在Vitis中把Settings信息传递到底层的Vivado. 对于Vivado实现阶段策略的指定
Vivado中的Elaborate是做什么的？
在Vivado的界面中，有个RTL ANALYSIS->Open Elaborated Design的选项，可能很多工程师都没有使用过。因为大家基本都是从Run Synthesis开始的。
Tcl在Vivado中的应用
Xilinx的新一代设计套件Vivado相比上一代产品 ISE，在运行速度、算法优化和功能整合等很多方面都有了显著地改进。但是对初学者来说，新的约束语言 XDC 以及脚本语言 Tcl 的引入则成为
在Vivado中实现ECO功能
关于 Tcl 在 Vivado中的应用文章从 Tcl 的基本语法和在 Vivado 中的 应用展开，继上篇《用 Tcl 定制 Vivado
如何在Vivado中添加时序约束呢？
今天介绍一下，如何在Vivado中添加时序约束，Vivado添加约束的方法有3种：xdc文件、时序约束向导（Constraints Wizard）、时序约束编辑器（Edit Timing Constraints ）
Vivado时序约束中invert参数的作用和应用场景
在Vivado的时序约束中，-invert是用于控制信号极性的特殊参数，应用于时钟约束（Clock Constraints）和延迟约束（Delay Constraints）中，用于指定信号的有效边沿或逻辑极性。
评论