0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

通过使用模块上的系统降低风险和时间

星星科技指导员 来源:microchip 作者:microchip 2023-04-23 09:29 次阅读

工业应用中,开发人员通常很难找到满足其要求的合适嵌入式系统,例如鲁棒性、可靠性、安全性、多功能性以及功耗和吞吐量。凭借M100PFS系统模块,ARIES嵌入式为具有挑战性的工业项目提供了理想的平台。用户现在可以评估Microchip的PolarFire® SoC-FPGA架构,或将其作为功能块集成到新项目中。使用模块化方法可降低风险并缩短开发时间。Quadcore RISC-V® PolarFire® SoC FPGA架构特别适合低功耗应用。

了解使用基于 Microchip 的 PolarFire® SoC-FPGA 架构的模块化解决方案创建稳健可靠的嵌入式系统的可能性。

现代嵌入式系统通常需要最大的多功能性以及现代技术来满足项目要求。此外,快速启动时间和低功耗是此类项目的常见要求。M100PFS 系统级模块采用 PolarFire® SoC-FPGA 架构,提供了一个即用型构建模块,可用于大多数嵌入式应用。SoM集成了用于HMS和FPGA的DDR4 RAM,eMMC NAND闪存,NOR闪存和专用时钟芯片。提供的 IP 参考项目以及 U-Boot 和 Yocto 支持使开发人员能够快速开始新架构的工作,并迈出迈向产品的第一步。

功能强大且高效的 M100PFS 系统级模块,带极火® SoC

M100PFS SoM基于Microchip的PolarFire® SoC,Microchip的片上系统(SoC)FPGA系列将高性能64位RISC-V多核处理器子系统与低功耗FPGA技术相结合。嵌入式板在各种不同的用例中以其低功耗、非常好的效率和高系统安全性而令人印象深刻。它是安全相关系统和人工智能等应用的理想选择,在这些应用中,高性能、安全和节能的计算机架构将与 FPGA 相结合。

M100PFS平台使客户能够轻松利用PolarFire® SoC强化的实时、支持Linux的RISC-V处理器子系统,该子系统与业界功耗最低的中端FPGA极火FPGA系列集成。对于需要确定性操作的一系列嵌入式系统,应用可以从低功耗、热效率和国防级安全性中受益。其广泛的应用包括智能嵌入式视觉、机器人工业自动化、电信、无人机和工业物联网 (IIOT) 等应用。

低功耗、可靠、安全

74 x 42 mm 小型 M100PFS SoM 采用低器件静态功耗、低浪涌电流和低功耗收发器运行。PolarFire® FPGA 技术凭借其单事件翻转 (SEU) 抗扰度、内置 SECDED 和内置于 FPGA 结构中的 LSRAM 存储器交错的可靠性而著称。此外,SECDED 在所有处理器内存资源上运行,系统控制器挂起模式适用于安全关键型设计。有几个功能支持安全方面:例如,密码学研究公司(CRI)获得专利的差分功率分析(DPA)位流保护,集成的双物理不可克隆功能(PUF)和56 KB的安全非易失性存储器(sNVM)。

功能强大且可扩展

来自ARIES Embedded的M100PFS SoM搭载的PolarFire® SoC结合了四通道64位RISC-V 64GC内核和64位RISC-V 64 IMAC监视器内核。SoM 使用 FCVG484 封装,可从 PolarFire SoC 的 23k 逻辑元件 (LE) 器件扩展到 250k LE 器件。提供最大的460k LE PolarFire SoC器件的SoM将在以后的版本中提供。RISC-V CPU 微架构实现是一个简单的 5 阶段、单问题、有序管道,不受常见无序机器中发现的 Meltdown 和 Spectre 漏洞的影响。

所有五个 CPU 内核都是一致的,内存子系统允许在单个多核 CPU 集群中实现确定性实时系统和 Linux 的多功能组合。处理器 I/O 包括:2 个千兆以太网USB 2.0 OTG、2 个 CAN 2.0 A 和 B、就地执行四通道 SPI 闪存控制器、5 个多模 UART、2 个 SPI、2 个 I2C、RTC、GPIO 和 5 个看门狗定时器。内存包括专用于HMS的1/2/4 GByte LPDDR4 RAM,专用于FPGA的1/2/4 GByte LPDDR4 RAM,32 Mbit NOR闪存和4 - 64 GByte eMMC内存。默认配置包含千兆以太网、UART、CAN、SPI、I²C 和 USB。

通过哈特软件服务实现可靠运行

为了使SoM适用于大多数嵌入式应用,ARIES Embedded为紧凑型系统提供了额外的功能。该模块具有其IP参考设计,定制的零级引导加载程序,U-Boot作为通用引导加载程序,支持Yocto的Linux和Hart软件服务(HSS)。Polarfire® RISC-V四核SoC为控制和监控任务提供了一个额外的内核。一系列特殊服务在带有 Hart 软件服务的 E51 显示器内核上运行,提供许多配置选项并确保运行可靠性。例如,当使用非对称多处理时,RISC-V内核可以用于不同的操作系统或裸机。这使得在嵌入式系统中实现高级实时或安全要求成为可能。

用于轻松进入项目的评估板

除了SoM之外,ARIES Embedded还提供M100PFSEVP评估板,以便轻松快速地启动FPGA SoC设计项目。基板可以通过Pmod连接器或HSMC端口灵活扩展,因此可用于快速实现原型设计。

采用 FPGA 架构的四核 RISC-V® CPU 甚至可以提升您要求苛刻的工业应用。请查看艾睿电子网络研讨会上的演讲:基于Microchip PolarFire® SoC的多核RISC-V®构建应用。

审核编辑:郭婷

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • FPGA
    +关注

    关注

    1603

    文章

    21326

    浏览量

    593229
  • 嵌入式
    +关注

    关注

    4983

    文章

    18286

    浏览量

    288494
  • soc
    soc
    +关注

    关注

    38

    文章

    3746

    浏览量

    215694
收藏 人收藏

    评论

    相关推荐

    FPGA提供快速、简单、零风险的成本降低方案

    , Inc.) 日前宣布隆重推出EasyPath-6FPGA,该产品为高性能 FPGA 进入量产器件提供了六周内即可实现的总成本最低、风险最小的的解决方案,在所有FPGA降低成本解决方案中转入量产时间
    发表于 08-11 18:17

    降低PCB设计风险的三点技巧

    的问题,可能需要打好几版,调试很长时间。其实如果了解系统的设计方法,这些完全可以避免。接下来我们就来谈谈降低PCB设计风险的三点技巧。第1、系统
    发表于 12-22 11:22

    降低pcb设计风险的三点技巧

    的问题,可能需要打好几版,调试很长时间。其实如果了解系统的设计方法,这些完全可以避免。接下来我们就来谈谈降低PCB设计风险的三点技巧。第1、系统
    发表于 01-11 10:14

    利润在下降,风险在上升,谈现时的分销商供应链风险管理

    主要有以下三种:1)进行风险转移:通过部分非核心业务外包的方式将风险转移至其他企业,也可以通过和专业风险管理公司合作,及时充分地了解供应链的
    发表于 07-10 14:43

    电源方案成本分析和自搭电源方案的风险评估

    ,因为系统工程师要花费更多的时间在原材料选择、拓扑方案优化、方案设计调试及验证模块电源方案的设计是一个整合和优化的过程,如果其中一个环节出现问题,如果再加上
    发表于 08-01 14:07

    降低可编程电源系统设计风险的方法

    系统设计师在开发日益复杂的电源系统方面所花费的时间越来越少。正由于所花的时间不够,大大提高了设计电源时的风险,导致电源不满足要求,需要返工
    发表于 09-26 17:30

    电源系统设计的无风险路径

    和精力。  通过系统熟悉的草图符号保留在白板工具,添加参数自动查找和计算,白板工具可进一步缩短使用功率元件设计方法完成一个设计的时间。  此外,Vicor的解决方案选择工具还可与白
    发表于 11-21 17:14

    AD8055AR-EBZ,用于AD8055ARZ单路,能最大限度地降低风险并缩短产品上市时间

    免费样品。无需填充的电路板使用户能够快速定制和原型化各种运算放大器电路,从而最大限度地降低风险并缩短产品上市时间
    发表于 09-17 09:05

    JW1818B用于降低电气风险重新点火时发生电击

    JW1818B用于降低电气风险重新点火时发生电击。启动JW1818B采用线电压直接供电。当REC向VCC充电至13V时,内部检测电路开始工作,并将保持VCC电压为13V。一旦VCC低于8V,系统重置。触电保护。阻抗检测电路对
    发表于 01-06 18:05

    如何降低PCB设计的风险

    设计PCB的过程中,我们要克服很多问题。比如:元器件的选择,节约成本,元器件间的兼容问题,以及本文所阐述的如何规避PCB设计风险等其他问题,该怎么有效的设置呢?所以了解这些问题,更能高效的完成一款
    发表于 10-21 15:15

    绝缘电阻测试可降低电击风险

    华天电力专业生产绝缘电阻测试仪(又称绝缘电阻表),接下来为大家分享绝缘电阻测试可降低电击风险。在正常情况下,电气设备会由于电压和内部电容而产生最小量的泄漏电流,但是绝缘层可能会击穿,从而导致泄漏
    发表于 11-12 11:10

    嵌入式GUI库需要解决哪些问题才能有效降低嵌入式系统开发的风险

    嵌入式系统由于软硬件资源的差异性,往往在选择GUI库时,打伤脑筋;或许有些开发者认为,直接选择Qt就可以了,但实践证明,有些项目走到一半的时候,才发现系统的性能和资源完全喂不饱这个大鳄~~个人认为嵌入式GUI库需要解决以下问题,才能有效
    发表于 12-15 08:20

    化工厂人员定位管理,强化生产安全管理降低安全风险

    能力,强化化工生产安全管理,降低安全风险。云酷科技依托于强大的技术支撑和对行业的深入洞察,研发了基于UWB定位技术的搞精度定位系统,并成功将“化工人员定位管理系统”在多个大型厂区内进行
    发表于 02-18 16:56

    Subtle Medical利用AI降低磁共振成像时间和成本

    硅谷的初创公司Subtle Medical正在利用AI大幅降低磁共振成像的时间和资金成本,同时降低辐射暴露的风险
    的头像 发表于 08-09 14:35 4611次阅读

    利用汽车开发标准如何降低风险

      底线是汽车应用的端到端测试过于昂贵和复杂。另一方面,软件故障的成本应该成为寻找降低风险方法的动力。通过应用 ISO 26262 和 MISRA 等汽车软件开发标准,汽车制造商将自己置于最佳位置,以避免与错误软件相关的
    的头像 发表于 06-22 14:37 565次阅读