基于CMOS的非门、与非门、或非门设计

利用CMOS设计电路需先自行学习NMOS和PMOS的基本原理。

1、非电路设计

如图所示，非电路由一个PMOS和一个NMOS组成。 当uI=0，PMOS管导通，NMOS管关断，u0约等于VDD,为高电平; 当uI=VDD，PMOS管关断，NMOS管导通，u0约等于0，为低电平;

2、与非门设计

如图所示，与非门设计包含两个PMOS和两个NMOS。 两个PMOS并联，实现A、B两个任何一个为0，都能导通，使Y输出高电平。 两个NMOS串联，实现A、B两个同时为VDD，才能导通，使Y输出低电平。 下表中1代表VDD高电平，0代表低电平

A	B	Y
1	1	0
1	0	1
0	1	1
0	0	1

3、或非门

如图所示，或非门设计包含两个PMOS和两个NMOS。 两个PMOS串联联，实现A、B两个同时为0，才能导通，使Y输出高电平。 两个NMOS串联，实现A、B两个任何一个为VDD，就能导通，使Y输出低电平。 下表中1代表VDD高电平，0代表低电平

审核编辑：汤梓红