前段集成工艺（FEOL）
锗硅（SiGe）外延（p-MOS源漏）
自 32 nm节点以来，CMOS 器件结构已从多晶硅栅（如硅氧化/多晶硅结构）和非应变源漏结构演变到利用高k栅介质/金属栅 (high-k/ Metal-Gate, HKMG)和应变硅源漏，如图所示。
其制造工艺流程如下：首先形成补偿侧墙(Offset Spacer)，经n+/p+轻掺杂源漏后，选择性地进行图形化，在p型源漏区先进行干法刻蚀，使其凹陷适当的深度(30~100nm)；然后采用湿法各向异性刻蚀形成“钻石”形腔（Diamond Cavity，又称“∑”形状）；接着外延锗硅(SiGe）形成p-MOS 的源漏，p型掺杂可由原位硼摻杂或硼离子注入和快速热退火（RTA) 来形成。p型源漏的钻石形锗硅面向沟道的邻近尖点(DiamondTip)，可有效地增强沿沟道方向的压应力，因此也增强了沟道空穴迁移率。
审核编辑 ：李倩
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
CMOS
+关注
关注
58文章
6186浏览量
241581 -
晶硅
+关注
关注
1文章
57浏览量
23290
原文标题：前段集成工艺（FEOL）- 6
文章出处：【微信号：Semi Connect，微信公众号：Semi Connect】欢迎添加关注！文章转载请注明出处。
发布评论请先 登录
相关推荐
热点推荐
集成电路制造中薄膜刻蚀的概念和工艺流程
薄膜刻蚀与薄膜淀积是集成电路制造中功能相反的核心工艺：若将薄膜淀积视为 “加法工艺”（通过材料堆积形成薄膜），则薄膜刻蚀可称为 “减法工艺”（通过材料去除实现图形化）。通过这一 “减”
半导体外延工艺在哪个阶段进行的
半导体外延工艺主要在集成电路制造的前端工艺（FEOL）阶段进行。以下是具体说明：所属环节定位：作为核心步骤之一，外延属于前端制造流程中的关键环节，其目的是在单晶衬底上有序沉积单晶材料以
半导体分层工艺的简单介绍
在指甲盖大小的硅片上建造包含数百亿晶体管的“纳米城市”，需要极其精密的工程规划。分层制造工艺如同建造摩天大楼：先打地基（晶体管层），再逐层搭建电路网络（金属互连），最后封顶防护（封装层）。这种将芯片分为FEOL（前道工序） 与 BEOL（后道工序） 的智慧，正是半导体工业
CMOS超大规模集成电路制造工艺流程的基础知识
本节将介绍 CMOS 超大规模集成电路制造工艺流程的基础知识，重点将放在工艺流程的概要和不同工艺步骤对器件及电路性能的影响上。
概伦电子集成电路工艺与设计验证评估平台ME-Pro介绍
ME-Pro是概伦电子自主研发的用于联动集成电路工艺与设计的创新性验证评估平台，为集成电路设计、CAD、工艺开发、SPICE模型和PDK专业从业人员提供了一个共用平台。
CMOS集成电路的基本制造工艺
本文主要介绍CMOS集成电路基本制造工艺，特别聚焦于0.18μm工艺节点及其前后的变化，分述如下：前段工序（FrontEnd）；0.18μmCMOS
集成电路制造工艺中的伪栅去除技术介绍
本文介绍了集成电路制造工艺中的伪栅去除技术，分别讨论了高介电常数栅极工艺、先栅极工艺和后栅极工艺对比，并详解了伪栅去除
集成电路工艺中的金属介绍
本文介绍了集成电路工艺中的金属。 集成电路工艺中的金属 概述 在芯片制造领域，金属化这一关键环节指的是在芯片表面覆盖一层金属。除了部分起到辅助作用的阻挡层和种子层金属之外，在
集成电路新突破：HKMG工艺引领性能革命
Gate，简称HKMG）工艺。HKMG工艺作为现代集成电路制造中的关键技术之一，对提升芯片性能、降低功耗具有重要意义。本文将详细介绍HKMG工艺的基本原理、分类
工商网监
评论