锗硅(SiGe)外延(p-MOS源漏)
自 32 nm节点以来,CMOS 器件结构已从多晶硅栅(如硅氧化/多晶硅结构)和非应变源漏结构演变到利用高k栅介质/金属栅 (high-k/ Metal-Gate, HKMG)和应变硅源漏,如图所示。
其制造工艺流程如下:首先形成补偿侧墙(Offset Spacer),经n+/p+轻掺杂源漏后,选择性地进行图形化,在p型源漏区先进行干法刻蚀,使其凹陷适当的深度(30~100nm);然后采用湿法各向异性刻蚀形成“钻石”形腔(Diamond Cavity,又称“∑”形状);接着外延锗硅(SiGe)形成p-MOS 的源漏,p型掺杂可由原位硼摻杂或硼离子注入和快速热退火(RTA) 来形成。p型源漏的钻石形锗硅面向沟道的邻近尖点(DiamondTip),可有效地增强沿沟道方向的压应力,因此也增强了沟道空穴迁移率。
审核编辑 :李倩
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。
举报投诉
-
CMOS
+关注
关注
58文章
5154浏览量
233348 -
晶硅
+关注
关注
1文章
43浏览量
22463
原文标题:前段集成工艺(FEOL)- 6
文章出处:【微信号:Semi Connect,微信公众号:Semi Connect】欢迎添加关注!文章转载请注明出处。
发布评论请先 登录
相关推荐
硅基光电子工艺中集成锗探测器的工艺挑战与解决方法简介
锗(Ge)探测器是硅基光电子芯片中实现光电信号转化的核心器件。在硅基光电子芯片工艺中实现异质单片集成高性能Ge探测器工艺,是光模块等硅基光电子产品实现小体积、低成本和易制造的优先选择。
前段制程FEOL—晶圆上的元件制程
此节以半导体的代表,CMOS-半导体为例,对前段制程FEOL进行详细说明。此说明将依照FEOL主要制程的剖面构造模型,说明非常详细,但一开始先掌握大概即可。
MEMS和硅光集成工艺成果入选《2023年上海科技进步报告》
近日,上海发布了《2023年上海科技进步报告》,来自上海工研院的MEMS标准工艺模块及90纳米硅光集成工艺2项国际先进水平技术成果入选。
22nm技术节点的FinFET制造工艺流程
引入不同的气态化学物质进行的,这些化学物质通过与基材反应来改变表面。IC最小特征的形成被称为前端制造工艺(FEOL),本文将集中简要介绍这部分,将按照如下图所示的 22 nm 技术节点制造 FinFET 的工艺流程,解释了
集成电路按照实现工艺分类可以分为哪些?
集成电路按照实现工艺分类可以分为哪些? 集成电路 (Integrated Circuit,简称IC) 是一种半导体器件,通过将许多电子元器件集成在单一的芯片上,实现了高度的
GAA器件集成工艺与关键挑战
GAA,一般指全环绕栅极晶体管(Gate-All-Around FET)。GAA被广泛认为是鳍式结构(FinFET)的下一代接任者。下面简单介绍一下GAA器件集成工艺与关键挑战。
用于Chiplet 3D系统的硅光Interposer工艺架构介绍
这篇文章简要介绍CEA-Leti发布用于Chiplet 3D系统的硅光Interposer工艺架构,包括硅光前端工艺 (FEOL)、TSV middle工艺、后端
cmp是什么意思 cmp工艺原理
段来分可以分为前段制程(FEOL)和后段制程(BEOL),前段制程工艺主要为 STI-CMP 和 Poly-CMP,后段制程工艺主要为介质层
发表于 07-18 11:48
•4027次阅读
一文详解CMP设备和材料
在前道加工领域:CMP 主要负责对晶圆表面实现平坦化。晶圆制造前道加工环节主要包括7个相互独立的工艺流程:光刻、刻蚀、薄膜生长、扩散、离子注入、化学机械抛光、金属化 CMP 则主要用于衔接不同薄膜工艺,其中根据工艺段来分可以分为
半导体前端工艺:半导体制程工艺概览与氧化
同样,在晶圆上制作 MOSFET时也采用这种顺序。晶圆加工的第一道工艺就是“制造”各种电子元器件。说是“制造”,其实就是通过在晶圆上的各种处理,绘制所需的电子元器件。这一过程我们称之为晶圆加工的前端工艺(FEOL,Front E
集成电路制造工艺有哪几种?
早期的硅基集成电路工艺以 **双极型工艺为主** ,不久之后,则以更易大规模集成的 **平面金属氧化物半导体(MOS)工艺为主流** 。MO
评论