0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

前段制程FEOL—晶圆上的元件制程

Semi Connect 来源:Semi Connect 2024-04-03 11:40 次阅读

此节以半导体的代表,CMOS-半导体为例,对前段制程FEOL进行详细说明。此说明将依照FEOL主要制程的剖面构造模型,说明非常详细,但一开始先掌握大概即可。前段制程的前半为“FEOL制程”

1.准备一块直径300 m m(12英寸)、厚0•775mm、双面镜面研磨的p型矽晶圆。

2.将矽晶圆洗净,加热,经由加热氧化法使矽(Si)与氧(o₂)产生反应,形成二氧化矽(SiO4)膜,接着以矽烷(SiH4)与氨气进行气相反应,生成矽氮化(Si3N4)膜(CVD:将晶圆放入化学反应器,并将预计成膜的气体流入,使薄膜发生堆积的方法)。

3.在矽晶圆表面涂上称为光阻的感光性树脂材料,用氟化氢(ArF)准分子雷射激光器透过光罩照射晶圆,将光罩上的图样缩小成1/4转印在晶圆上。光罩亦可称为Reticle,为用络(Cr)薄膜,将欲转印的图样的四倍尺寸大小的图样形成在石英板上,分子雷射激光器在有铬金属的位置被遮蔽、石英部分则可以穿透。

4.借由显像处理,可在光阻上形成图样。制程③及④合称为“黄光微影制程”。

5.以光阻形成的图样做为遮罩,依次序将Si3N4膜、SiO2膜、Si表面进行干式蚀刻,在矽基板表面形成“浅沟”。

6.将光阻剥离后,在洗净的晶圆上以SiH4及O2的CVD堆积上较厚的SiO2膜。

7.以化学机械研磨(CMP)法对较厚的SiO2,膜进行研磨,形成浅沟内埋藏有SiO2膜的构造。

8.将Si3N4以蚀刻全部去除并洗净,透过黄光微影制程,将基底图样一部分以光阻覆盖,剩余部份则在基板表面注入磷(P)离子,形成打入式n型导电性区域的“n-well(电子井)”。

9.在光阻剥除后,将晶圆表面的SiO2膜去除,并将清洗的晶圆重新加热氧化,使长成闸极绝缘层(SiO2)。

10.借由CVD法,将SiH4气体在氮气(N2)中热分解,以长成多晶矽(Poly-Si)。

11.以黄光微影法在多晶矽(Poly-Si)上形成图案,并在“闸极电极”形成后,以黄光微影制程将基底图案的一部分以光阻遮盖,剩下的部分则注入磷离子,形成与闸极电极自动对准性(self-align)的n-通道MOS电晶体的源极与汲极n型区域。接着,以同样的制程,将硼(B)离子与闸极电极自动对准的方式注入,形成p-通道MOS电晶体的源极与汲极p型区域。

12.经光阻剥除,清洗,以CVD法长成整面的厚型SiO2膜,并以高度非等向性干式蚀刻,使电极侧面形成SiO2侧墙”。

13.以光阻覆盖p-通道MOS电晶体的部分,以砷(As)对侧墙进行自动对准的离子注入,形成n-通道MOS电晶体的源极与汲极n+区域(n型不纯物浓度较高的区域)。接着,以同样的制程,以硼(B)对侧墙进行自动对准的离子注入,形成P-通道MOS电晶体的源极与汲极p+区域(p型不纯物浓度较高的区域)。

14.将镍(Ni)以溅镀方式在整面晶圆上形成,并进行热处理,在矽基板表面及闸极多晶矽(Poly-Si)接触的部分,镍与矽反应成二矽化镍(NiSi2),其余的部分则维持镍的型态。

15.将晶圆浸入稀氟酸(DHF)中,镍溶解、二矽化镍保留,闸极多晶矽、源极、汲极区域的表面也保留自动对准的NiSi2膜构造。此为“自动对准式矽”的意思,简称为“金属矽化”。

16.以CVD法在整个晶圆表面堆积一层厚厚的二氧化矽膜(SiO2膜),再以CMP法将表面研磨,呈现完全平坦。

以上为前段制程FEOL的主要制程。

制程看起来非常复杂繁琐,各位读者可以先简单认知为,这是为了达成“在矽晶圆上做出各种元件的制程”目的,前段所需要的各种操作。

审核编辑:刘清
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • CMOS
    +关注

    关注

    58

    文章

    5163

    浏览量

    233382
  • 半导体
    +关注

    关注

    328

    文章

    24539

    浏览量

    202232
  • 晶圆
    +关注

    关注

    52

    文章

    4530

    浏览量

    126453

原文标题:前段制程FEOL---晶圆上的元件制程

文章出处:【微信号:Semi Connect,微信公众号:Semi Connect】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    半导体制程简介

    颗粒沾附在制作半导体组件的,便有可能影响到其精密导线布局的样式,造成电性短路或断路的严重后果。为此,所有半导体制程设备,都必须安置在
    发表于 08-28 11:55

    什么是

    ` 是指硅半导体集成电路制作所用的硅晶片,由于其形状为圆形,故称为;在硅晶片可加工制作成各种电路
    发表于 12-01 11:40

    什么是测试?怎样进行测试?

    `测试是对晶片的每个晶粒进行针测,在检测头装上以金线制成细如毛发之探针(probe),与晶粒的接点(pad)接触,测试其电气特性,不合格的晶粒会被标上记号,而后当晶片依晶粒为单
    发表于 12-01 13:54

    的结构是什么样的?

    `的结构是什么样的?1 晶格:制程结束后,
    发表于 12-01 15:30

    和摩尔定律有什么关系?

    进行实质性改进的情况下,我们有两个方法来降低晶体管报废率从而增加当前75%的良品率。其一就是改进我们的生产制程、优化加工过程,降低每块硅
    发表于 12-01 16:16

    是什么?硅有区别吗?

    ,12寸有较高的产能。当然,生产的过程当中,良品率是很重要的条件。是指硅半导体积体电
    发表于 12-02 14:30

    【AD新闻】英特尔解读全球晶体管密度最高的制程工艺

    重大进展在2016年8月于旧金山举行的英特尔信息技术峰会(IDF),英特尔代工宣布与Arm达成协议,双方将加速基于英特尔10纳米制程的Arm系统芯片开发和应用。作为这一合作的结晶
    发表于 09-22 11:08

    什么是制程能力?

    ` 制程能力是一个制程在固定的生产条件并在稳定管制下的产品生产质量(quality)能力,制程能力指数是指制程能力满足产品质量标准要求(规格范围等)的程度,或是工序在一定时间里,处于控
    发表于 01-10 14:53

    失效分析:划片Wafer Dicing

    划片 (Wafer Dicing )将或组件进行划片或开槽,以利后续制程或功能性测试。提供
    发表于 08-31 14:16

    半导体制程

    的积体电路所组成,我们的要通过氧化层成长、微影技术、蚀刻、清洗、杂质扩散、离子植入及薄膜沉积等技术,所须制程多达二百至三百个步骤。半导体制程的繁杂性是为了确保每一个元器件的电性参数
    发表于 11-08 11:10

    射频从业者必看,全球最大的砷化镓代工龙头解读

    砷化镓代工厂。 公司主要从事砷化镓微波集成电路(GaAs MMIC)之代工业务,提供HBT、pHEMT微波集成电路/离散组件与后端制程
    发表于 05-27 09:17

    针测制程介绍

    针测制程介绍  针测(Chip Probing;CP)之目的在于针对芯片作电性功能上的 测试(Test),使 IC 在进入构装前先行
    发表于 05-11 14:35

    和芯片到底是什么呢?九芯语音芯片详细为您解答

    大家都知道台积电世界第一名的代工厂,不过,你知道和芯片到底是什么,又有多重要吗?认识
    发表于 09-06 16:54

    ODF制程,ODF制程是什么意思

    ODF制程,ODF制程是什么意思   ODF制程为一划时代的制造方法,以往耗时、良率低且不易达成的困难;如生产大型面板的电视产品、因应快速反应的
    发表于 03-27 10:59 1.3w次阅读

    MEMS工艺前段制程的特点及设备

    MEMS制程各工艺相关设备的极限能力又是限定器件尺寸的关键要素,且其相互之间的配套方能实现设备成本的最低;下面先简要介绍一下前段制程的特点及涉及的设备。
    发表于 01-11 10:35 2170次阅读