40 Gbps标准双向可驱动适用于HPEC精简版系统

嵌入式国防和航空航天行业出现支持 40 Gbps 结构的新型嵌入式系统元素。这些更高带宽的硬件解决方案包括单板计算机 （SBC）、DSP 引擎、GPGPU、FPGA 引擎、网络交换机和第 3 代 OpenVPX 背板。

嵌入式国防和航空航天行业最近出现了支持 40 Gbps 结构的新型嵌入式系统元素。这些更高带宽的硬件解决方案包括单板计算机 （SBC）、DSP 引擎、GPGPU、FPGA 引擎、网络交换机和第 3 代 OpenVPX 背板。这些系统元件支持 40 千兆以太网 （GbE） 和 QDR Infiniband（用于板对板通信）和第 3 代 PCI Express（用于板载数据流），因此能够集成接近超级计算机处理级别的大规模加固型嵌入式子系统。这些高端处理系统现在可以在中小型系统中处理具有挑战性的情报、监视和侦察 （ISR） 应用，在小型紧凑机箱中提供三到五块板。

系统设计人员现在可以使用最新一代的 SBC，这些 SBC 具有 40 Gbps 带宽的双通道，并支持支持第三代 PCIe 的 XMC 夹层模块站点，以定义一类新的入门级“HPEC-Lite”系统。凭借其更高的 40 Gbps 带宽，最新的 SBC 现在可以用作小型中低级高性能嵌入式计算 （HPEC） 系统的两用平台，提供其传统的系统管理功能和高速数据输入功能，这些功能以前需要在 ISR HPEC 系统中使用专用但速度较低的 XMC I/O 载板。

小型 HPEC 系统（如柯蒂斯-赖特 6U VPX6-1958 板）通过其高速 I/O XMC 夹层卡以 PCI Express （PCIe） 速率将模拟前端数据引入板（参见图 1）。然后，捕获的原始数据以 40 Gbps 的速率直接从 SBC 发送到一个或多个 DSP 引擎，以进行 ISR 应用程序处理。这种“HPEC-Lite”方法消除了对较慢的、基于 PCIe 的 XMC 载卡和所需的专用板插槽的需求。相反，SBC充当高速智能路由器，可以运行TCP / IP堆栈，以支持到系统DSP引擎的冗余40 GbE数据管道。通过其双/四 40 Gbps 管道、酷睿 i7 CPU 和高速 XMC 站点，SBC 成为高端传感器 I/O 分配子系统。

图 1：柯蒂斯-赖特的 VPX6-1958 主板使用最新的英特尔第四代酷睿 i7 处理器和双 XMC 站点，可为 SWaP 受限的 ISR 应用启用 HPEC-Lite 系统。

SBC 的英特尔第四代酷睿 Haswell 处理器及其内置 GPU，可以提供前所未有的性能水平 - 来自 CPU 或 GPU 的 300 GFLOPS，这加起来从单个英特尔处理器带来了超过 600 GFLOPS 的性能。在像上面提到的 HPEC-Lite 系统中 - 具有单独的 VPX6-1958 SBC 和两个 DSP 引擎，结果是处理性能》 2 TFLOPS。预计此性能将提高，因为未来的英特尔处理器预计将在类似的 3 板小型 HPEC 系统中启用 4 TFLOPS。

许多ISR应用将继续需要更大的电路板组。然而，紧凑的 HPEC-Lite 方法将使许多类型的 ISR 应用具有低尺寸、低重量、低功耗和低成本 （SWaP-C） 要求，只需一个部署的小型机箱即可解决。例如，可以使用较小的系统构建雷达处理系统，通过SBC的XMC卡通过串行FPDP（sFPDP）在前端引入原始数据，然后将原始雷达数据以最小的延迟传输到系统的两个DSP之一进行后处理。

另一个潜在的应用是可视化数据处理，特别是当无人机、地面作战车辆和机载传感器吊舱需要模式匹配时。在这种类型的应用中，SBC的XMC将使用XF05相机链路数字视频传输标准将原始视频数据带到小型HPEC系统，然后HPEC系统将数据路由到系统的DSP引擎进行后处理。

在这种两用方法中，SBC仍然能够提供传统的“流量警察”系统管理功能，但现在还充当前端数据的入口系统，通过PCIe将原始数据发送到专用GPGPU，或通过40 Gbps结构发送到DSP引擎。对于那些需要最大处理能力和性能的ISR应用程序，40 Gbps端到端系统元件可以开发大型“大铁”可扩展HPEC系统，可以移动TB级的数据。然而，这些高带宽电路板元件还使设计人员能够通过这些解决方案的中低级子集来满足要求较低的应用，从而节省空间、重量、功耗和成本。

审核编辑：郭婷