0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

如何查看工具通过Useful skew借了多少margin呢

工程师邓生 来源:集成电路设计及EDA教程 作者:Horizon Qiao 2022-09-30 15:57 次阅读

推文中的数据来自于Synopsys官方的ICC2 Lab 为了更容易看到工具做的useful skew的效果,这里故意在下面的path上设置了很大(2.5ns)的path margin,这里是在Place阶段启用的CCD:

current_scenario func.ss_125c

set_path_margin -setup -to [get_pins I_BLENDER_1/s2_op*_reg[*]/D] 2.5

set_path_margin -setup -to [get_pins I_BLENDER_1/s4_op*_reg[*]/D] 2.5

set_app_options -name place_opt.flow.enable_ccd -value true

Place之后的timing report:

icc2_shell> report_timing -to [get_pins I_BLENDER_1/s4_op*_reg[*]/D]

370f9b12-3a6f-11ed-9e49-dac502259ad0.png

Place阶段,我们的时钟是ideal的,但是却能看到无论是launch clock path还是capture clock path上的network latency都不是0,分别是0.02和0.14,而这个clock在sdc里面的latency是0: report_clocks -skew

37f41d28-3a6f-11ed-9e49-dac502259ad0.png

所以可知它们肯定是工具做了CCD引入的latency,且launch clk path和capture clk path都做了late skew。那么如何确认呢? 我们可以通过下面的命令来导出tcl脚本: write_script -force

3813dae6-3a6f-11ed-9e49-dac502259ad0.png398515c0-3a6f-11ed-9e49-dac502259ad0.png

脚本会被导入到wscript目录下相应scenario的tcl中:

wscript/scenario_func.ss_125c.tcl

从中可以看到launch clk path和capture clk path都做了late skew,且相应的命令有set_clock_latency和set_clock_balance_points,前者让工具能看到做完late skew之后的timing情况,后者会指导后续的CTS引擎在tree上垫长相应offset的latency。比如-offset -0.14则相应sink的tree会故意做长0.14ns,这个和Innovus的行为类似就不详细讲解了。


审核编辑:刘清

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • TCL
    TCL
    +关注

    关注

    10

    文章

    1657

    浏览量

    87931
  • CTS
    CTS
    +关注

    关注

    0

    文章

    34

    浏览量

    13887

原文标题:ICC2教程 - 如何查看工具通过Useful skew借了多少margin?

文章出处:【微信号:集成电路设计及EDA教程,微信公众号:集成电路设计及EDA教程】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    FPGA时序约束之Skew讲解

    针对第2章节时序路径中用到skew,在本章再仔细讲解一下。
    发表于 08-14 17:50 636次阅读
    FPGA时序约束之<b class='flag-5'>Skew</b>讲解

    如何减小clock skew

    求助大神,clock skew太大,导致时序违规怎么破?时钟由DCM输出,已经过BUFG
    发表于 01-14 17:00

    TDMS文件通过Excel查看

    当前有一个项目,电压采集的频率为10KHZ,采集数据存储到tdms文件里面,基本上2分钟的存储数据就已经有120万行,客户单次试验的存储时间10~30分钟不等,但是通过Excel查看文件时,最大
    发表于 07-11 08:56

    OTP margin read mode

    想知道 OTP 中 margin read mode 的用途及原理?Margin Read Mode provides a critical read condition to filter out
    发表于 07-22 13:37

    怎样通过BIOS去查看电脑的出厂时间

    BIOS是什么?怎样通过BIOS去查看电脑的出厂时间
    发表于 11-08 08:54

    KiCad中的Edge.Cut与Margin

    “ 经常看到小伙伴们询问KiCad中的Margin层有什么用,和板框层Edge.Cut有什么区别?虽然实际实际中可以完全忽略Margin层,但理解它并合理的加以使用,可以为设计带来一定的便利
    发表于 06-06 09:46

    寄存器位查看工具

    寄存器位查看工具
    发表于 04-26 16:51 91次下载

    硬件型号查看工具

    硬件型号查看工具
    发表于 01-10 16:04 6次下载
    硬件型号<b class='flag-5'>查看</b><b class='flag-5'>工具</b>

    Skew definitions

    Skew specifications are like any other ACelectrical specification. The measurementsare taken
    发表于 03-30 00:18 15次下载

    Skew Correction Using Delay Li

    Abstract: This application note describes using delay lines to correct system timing or "skew
    发表于 04-22 11:21 1171次阅读
    <b class='flag-5'>Skew</b> Correction Using Delay Li

    CapSense 数据查看工具-AN2397

    CapSense 数据查看工具-AN2397
    发表于 10-10 16:00 2次下载
    CapSense 数据<b class='flag-5'>查看</b><b class='flag-5'>工具</b>-AN2397

    useful skew的作用及使用方法

    Dc综合是基于路径,每个路径上都有Cell和net,所以基于路径的综合就是计算路径上的delay和rc(dc是使用互连线模型进行估算)。
    的头像 发表于 07-15 09:03 1.5w次阅读
    <b class='flag-5'>useful</b> <b class='flag-5'>skew</b>的作用及使用方法

    时序分析之useful skew的作用分析

    对于positive skew来说,它可以减少T的时间,相当于提升芯片的performace。但是它的hold时间会变得更加难以满足对于negative skew来说,它的hold时间更加容易满足,取而代之的是,它会降低芯片的性能。
    的头像 发表于 07-23 17:15 1.6w次阅读
    时序分析之<b class='flag-5'>useful</b> <b class='flag-5'>skew</b>的作用分析

    有哪些查看源代码的工具五款查看源代码的工具详细资料介绍

      今天给大家介绍几款单片机工程师所喜欢的几款查看源代码的工具,这几款工具在懒猫的日常工作中可是帮了不少忙。
    发表于 05-07 18:20 3次下载
    有哪些<b class='flag-5'>查看</b>源代码的<b class='flag-5'>工具</b>五款<b class='flag-5'>查看</b>源代码的<b class='flag-5'>工具</b>详细资料介绍

    字模查看工具应用程序免费下载

    本文档的主要内容详细介绍的是字模查看工具应用程序免费下载。
    发表于 05-08 08:00 0次下载
    字模<b class='flag-5'>查看</b><b class='flag-5'>工具</b>应用程序免费下载