验证功率半导体设计的CV测量挑战

高压电容-电压 (HV CV) 测量对于表征最新一代宽带隙功率半导体器件越来越重要，因为这些测量对于预测开关时间和栅极电荷等关键动态器件特性非常有用。但对功率半导体进行 HV CV 测量并非易事。高电压需要额外的人身安全预防措施，以处理系统电容问题，并保护仪器免受过压。

HV CV 测量需要使用精心挑选的偏置三通，该器件将来自 SMU 仪器的高压偏置信号与来自电容仪器的交流测量信号相结合，同时将仪器彼此隔离。偏置三通的电容阻挡了SMU仪器对电容表的干扰;电感器会阻止 CV 表干扰 SMU 仪器。由于功率半导体的电容是电压的函数，为了获得器件开关行为的完整图像，设计人员需要在器件的最大电压下测量电容。

用于 CV 测量 的三通

典型的射频仪器偏置三通在功率半导体测试中存在缺陷。这些三通专为交流测量而设计，在特定频率范围内工作，并采用同轴设计。然而，表征功率器件需要进行许多其他测量，包括开启状态和关闭状态。进行断态测量，例如表征器件的零栅极电压漏极电流(I DSS)，特别难以通过同轴偏置三通执行，因为它们通常需要测量微安或纳安级别的电流。传统的同轴偏置三通具有高泄漏，这通常会导致本底噪声高于设备测量值。为了测量这些低电流，测试工程师通常被迫首先执行直流 IV 测量，然后必须重新布线并重新配置系统以进行 CV 测量。显然，这种方法不是最优的：不断的重新布线/重新配置既费时又容易出错。

更好的解决方案是多模三轴偏置三通，它可以保持在原位以进行 CV 和 dc IV 测量(图 1)。三轴设计确保更准确的低电流直流测量，因为 SMU 保护是三同轴内屏蔽，交流回路/接地是三同轴外屏蔽。三轴偏置三通最大限度地减少了在设备接口的探头侧更改连接的需要。除了低泄漏之外，该设计还提供开关，让用户可以配置以优化所需测量类型的路径。使用适当的软件，这些开关可以自动配置为所需的测量。对于 IV 和 CV 测量，偏置三通的输出和 DUT 之间的连接是相同的。

图 1：多模三轴偏置三通设计

电容容量

测量 3 端子和 4 端子器件上两个器件端子之间的电容是另一个重大挑战，因为并联电容路径和器件电容之间的大比率对测量精度和分辨率有重大影响。

评估开关电源中 MOSFET 的人员通常对电路级电容(输入、输出和传输电容)感兴趣，它们是终端级电容的组合(图 2)。对 MOSFET 等功率器件的电容测量具有挑战性，因为要测量的电容与其他器件电容相互连接。电容器之间的比率也会影响测量精度，如与测量功率 MOSFET 的输入电容 (C ISS ) 相关的挑战所示(图 3)。

图 2：终端级电容。

图 3：测量功率 MOSFET 的输入电容。请注意， 如果 BT#3 的电容明显大于 C DS ，则 BT #3 的电容会使 C DS短路。

使用多模偏置三通测量 C ISS 意味着在设备的每个端子上使用偏置三通，在每个端子上使用 SMU 仪器。这允许在每个端子上施加直流偏置。

测量 C ISS时，最大的挑战是漏极和源极之间的电容会影响测量的准确性。图 4 显示了源极端子 (BT #3) 处的偏置三通电容如何帮助减少此问题。功率 MOSFET 的电容如图 1 所示。4 在一个简单的 3 端子模型中。

图 4. 功率 MOSFET 电容的 3 端模型。由于 C BT3 明显大于 C DS，因此交流漏极和源极电压大致相同，测得的电容等于 C ISS。

CV 表产生的任何交流电流都会流过所有三个端子级电容。需要一个电容器来“短路”C DS ，以便出现在漏极处的相同交流电压也出现在 FET 的源极端子上。这个短路电容必须比C DS大得多，因此它的阻抗要低得多。它还必须针对高压进行额定，因为在功率 MOSFET 的 CV 测量期间，漏极端子会出现高压。

放置此短路电容器后，没有交流电流流过 C DS，因此 CV 表测量的交流电流正是由于C ISS的组件C GD 和 C GS引起的。FET 源极端子的偏置 T 型电容是这种短路电容的有效解决方案。它可以在偏置三通的低压输入侧使用电缆连接。这些多模偏置 T 型接头还极大地简化了剩余电路电平(C OSS、C RSS)和端子电平(C GS、C GD、C DS )的测量) 电容。同样，通过在器件的每个端子上允许偏置，无需额外硬件即可轻松测量耗尽型器件(例如 GaN 晶体管)的电容。这些三轴多模偏置 T 型接头可以在商用 3,000-V 功率器件上进行高压 CV 测量。

结论

验证功率半导体器件需要特别注意选择正确的仪器、连接器和电缆。有关选择过程和可用选项的更多信息，我建议您观看我的在线网络广播，了解如何简单准确地验证功率半导体器件设计。

审核编辑：汤梓红