0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

使用ClockMatrix 2解决同步和时钟抖动挑战

星星科技指导员 来源:瑞萨电子 作者:Wei Xia 2022-04-25 10:41 次阅读

固定外形开关

比萨盒开关在办公室和企业中变得越来越普遍,制造商已努力在降低成本的同时增加更多功能。披萨盒式交换机采用紧凑型设计,适用于高密度、高可靠性和灵活部署。与大型机架配置交换机相比,披萨盒交换机设备的功耗可以大大降低,以及对空间、电源、空调等机房基础设施的要求,帮助运营商降低总体拥有成本(TCO) )。

高速 SerDes 的时钟要求

在过去十年中,随着数据速率和数据中心数量的快速增长,现在可以支持新兴的数据密集型计算应用程序(例如机器学习神经网络)。如果我们使用 SerDes 数据速率作为指标,当今最先进的 4 级脉冲幅度调制 (PAM4) SerDes 运行速度为 112Gbps。现在可以在单个通道中支持 100G 以太网,这在 21 世纪初只有 180 个并行通道才有可能。为了支持用于设计 400G 或 800G 以太网和光网络的 112Gbps PAM4 技术,SerDes 的物理层参考时钟需要具有低于 150fs RMS 的相位抖动。如果加上 PCB 上的噪声考虑、元件布局限制、信号布线要求和电源去耦,硬件开发人员更喜欢这些物理层时钟的相位抖动接近 100fs RMS。由于典型的网络交换机还包括其他时钟,包括用于同步的时钟(下一节将详细介绍)、处理器ASIC、内存等,因此这是一种超高性能计时 IC,可在单芯片是首选。这有助于 PCB 设计人员拥有针对成本、面积、功率和性能进行优化的时钟树解决方案。瑞萨电子现在提供可满足上述所有要求的 ClockMatrix 2。首选在单个芯片中生成所有时钟要求的超高性能定时 IC。这有助于 PCB 设计人员拥有针对成本、面积、功率和性能进行优化的时钟树解决方案。瑞萨电子现在提供可满足上述所有要求的 ClockMatrix 2。首选在单个芯片中生成所有时钟要求的超高性能定时 IC。这有助于 PCB 设计人员拥有针对成本、面积、功率和性能进行优化的时钟树解决方案。瑞萨电子现在提供可满足上述所有要求的 ClockMatrix 2。

什么是时钟同步?

5G 正在实现连接的下一个前沿,恰如其分地命名为“物联网”,提供迄今为止最快的移动数据传输和广泛的覆盖范围。这种处理新服务的能力也对网络覆盖、网络性能和调度管理提出了新的挑战。运营商需要一个能够处理高数据速率和带宽、大用户群、更好的业务体验和更高效的运维的无线网络。

为了实现网络效率和保证小区覆盖,同步是所有电信网络的基本前提。5G 网络尤其提出了新的挑战,对在整个网络中分配同步参考的准确性和可靠性的需求不断增加。

图 1 是在不同步的网络中会发生的情况的示例。如果没有完整的时间和频率同步,任何关键服务,如移动切换(支持移动用户的呼叫或数据传输的无缝转换,在传输过程中,从一个基站到另一个基站,防止掉线或中止数据传输)都是不可能的。 此外,还需要频率同步来优化基站利用率并提高其效率。时间要求严格的应用程序和诊断也需要时间同步。

图像

pYYBAGJmCmqAPVnRAABmiow3AQY154.png

图 1. 网络同步

对以太网系统的时序要求变得越来越严格。传统上,这些系统是在集中式架构中实现的,在这种架构中,通过仔细注意编程以及具有确定性延迟的通信技术来满足时序约束。近年来,越来越多的此类系统利用更分布式的架构和现代网络技术,其时序规范比旧的更专业的技术更不严格。这导致了在此类系统中强制执行时序要求的替代方法。一种这样的技术是使用包含实时时钟的系统组件,所有这些都在系统内相互同步。IEEE 1588 精确时间协议 (PTP) 是一种跨分组交换网络 (PSN) 传输同步的时间协议。Master 将时钟编码为数据包,然后发送到 Slave。IEEE 1588 可以在没有网络支持的情况下用于端到端解决方案,也可以在网络支持的情况下使用(图 2)。

图像

poYBAGJmCmqAdcSgAAB2m4leUr0649.png

图 2. IEEE 1588 精确时间协议

介绍时钟矩阵 2

ClockMatrix 2 是一种超高性能、高精度、多通道定时解决方案,针对 400/800Gbps 光传输和有线网络应用进行了优化。基于 2019 年推出的用于 5G 无线和 100/200Gbps 有线网络应用的 ClockMatrix 设备,第二代系列提供了改进的性能,相位抖动低至 88fs RMS。

高度集成的器件提供了实现 IEEE 1588 的所有操作模式所需的所有功能,并具有抖动衰减功能。该器件提供超低抖动时钟输出,可用于数据速率高达 112Gbps PAM4 的同步以太网 SerDes,降低了设计复杂性和物料清单 (BOM) 要求,同时还允许客户将计时器件应用于广泛的各种网络应用。

ClockMatrix 2 系列的主要特点

高度集成的 6 通道精密定时源,无需为高速接口添加额外的抖动衰减器

时钟输出上的 88fs RMS 相位抖动支持高速串行链路的超低抖动时钟输出(高达 112Gbps PAM4 SerDes)

支持多种标准和协议,包括同步以太网 (Sync-E) 和 IEEE 1588

完全符合 ITU-T G.8262.1 和 G.8262 同步以太网标准以及根据 ITU-T G.8273.2 超过 C 类和 D 类时间精度要求的电信边界时钟要求

ClockMatrix 2 系统同步器可以与瑞萨电子互补的模拟和电源产品相结合,为各种应用创建全面的解决方案。例如,ClockMatrix 2与瑞萨的模拟和电源产品一起集成到200/400/800Gbps 固定外形开关解决方案的成功组合中。瑞萨电子提供 250 多种与兼容设备的成功组合,适用于广泛的应用和终端产品。

审核编辑:郭婷

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 电源
    +关注

    关注

    182

    文章

    16553

    浏览量

    244715
  • 以太网
    +关注

    关注

    40

    文章

    5076

    浏览量

    166235
收藏 人收藏

    评论

    相关推荐

    毫微微时钟网络同步器、抖动衰减器和时钟发生器RC32112A 数据表

    电子发烧友网站提供《毫微微时钟网络同步器、抖动衰减器和时钟发生器RC32112A 数据表.pdf》资料免费下载
    发表于 01-31 10:09 0次下载
    毫微微<b class='flag-5'>时钟</b>网络<b class='flag-5'>同步</b>器、<b class='flag-5'>抖动</b>衰减器和<b class='flag-5'>时钟</b>发生器RC32112A 数据表

    晶振中的抖动有哪两种主要类型?

    会导致晶振的输出频率出现一定的不稳定性,从而影响到系统的时钟同步和信号处理。相位抖动常常以皮克-到-皮克的相位偏移量来衡量,通常以ps级别或fs级别来表示。相位抖动在通信系统、
    的头像 发表于 01-25 13:51 231次阅读

    示波器测量之抖动的四个维度

    ,包括时钟抖动、噪声抖动、跳变抖动和漂移抖动时钟抖动
    的头像 发表于 01-19 15:01 310次阅读

    时钟同步怎样组网?

    时钟同步怎样组网? 时钟同步是计算机网络中的重要问题,主要用于确保在多个节点之间保持时间的一致性。时钟
    的头像 发表于 01-16 15:10 242次阅读

    时钟抖动对ADC性能有什么影响

    电子发烧友网站提供《时钟抖动对ADC性能有什么影响.pdf》资料免费下载
    发表于 11-28 10:24 1次下载
    <b class='flag-5'>时钟</b><b class='flag-5'>抖动</b>对ADC性能有什么影响

    IC设计必须关注的时钟抖动

    时钟抖动是相对于理想时钟沿实际时钟存在不随时间积累的、时而超前、时而滞后的偏移称为时钟抖动,简称
    的头像 发表于 11-08 15:08 1027次阅读
    IC设计必须关注的<b class='flag-5'>时钟</b><b class='flag-5'>抖动</b>

    时钟信号的同步 在数字电路里怎样让两个不同步时钟信号同步

    时钟信号的同步 在数字电路里怎样让两个不同步时钟信号同步? 在数字电路中,时钟信号的
    的头像 发表于 10-18 15:23 869次阅读

    异步时钟同步疑惑

    ; // 用init_done_d1判断是否初始化完成 endend 我知道这段代码是通过打2拍实现步时钟信号同步,但始终不明白,如果直接采样,即使采样时钟上升沿撞上数据跳变沿,采样结
    发表于 09-12 20:39

    为什么时钟抖动技术可以降低EMI呢?

    时钟抖动技术适合于各种周期性的脉冲信号,典型的是电力电子设备中的PWM电压和数字电路中的时钟信号。
    发表于 09-11 10:55 603次阅读
    为什么<b class='flag-5'>时钟</b><b class='flag-5'>抖动</b>技术可以降低EMI呢?

    时钟偏差和时钟抖动的相关概念

    本文主要介绍了时钟偏差和时钟抖动
    的头像 发表于 07-04 14:38 1099次阅读
    <b class='flag-5'>时钟</b>偏差和<b class='flag-5'>时钟</b><b class='flag-5'>抖动</b>的相关概念

    ClockMatrix 固件版本 v4.9.5 发行说明

    ClockMatrix 固件版本 v4.9.5 发行说明
    发表于 06-29 18:59 0次下载
    <b class='flag-5'>ClockMatrix</b> 固件版本 v4.9.5 发行说明

    时钟抖动的几种类型

    先来聊一聊什么是时钟抖动时钟抖动实际上是相比于理想时钟时钟边沿位置,实际
    的头像 发表于 06-09 09:40 1325次阅读
    <b class='flag-5'>时钟</b><b class='flag-5'>抖动</b>的几种类型

    时钟抖动会影响建立时间和保持时间违例吗?

    首先,我们需要理解什么是时钟抖动。简而言之,时钟抖动(Jitter)反映的是时钟源在时钟边沿的不
    的头像 发表于 06-02 09:09 1132次阅读
    <b class='flag-5'>时钟</b><b class='flag-5'>抖动</b>会影响建立时间和保持时间违例吗?

    使用外部 PLL 改善 FPGA 通信接口时钟抖动

    ) 以及其他通常要求时域抖动规范(如周期)的应用生成时钟- 周期和周期抖动。 然而,对于串行解串器 (SerDes)、千兆以太网 (GbE)、10 GbE、同步光网络/
    的头像 发表于 05-26 22:15 1530次阅读

    ClockMatrix 固件版本 v4.9.5 发行说明

    ClockMatrix 固件版本 v4.9.5 发行说明
    发表于 05-12 19:08 0次下载
    <b class='flag-5'>ClockMatrix</b> 固件版本 v4.9.5 发行说明