0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

PCB设计指南提高电路板信号完整性的方法

科技观察员 来源:肯加迪亚 作者:肯加迪亚 2022-04-22 15:47 次阅读

PCB设计指南被创建为电路设计工程师的基准,以满足行业标准。遵循这些指南将确保更好的可制造性和强大的产品性能。

概述了设计指南以提高产品的可测试性和可制造性。它们提供了改善PCB信号完整性和电磁兼容性(EMC)的建议,从而提高产品的整体性能。

本文将概述各种PCB设计指南,以提高PCB的信号完整性。遵循这些指南将有助于工程师进行稳健的PCB制造。

PCB中的信号完整性

信号完整性是电信号通过传输线从驱动器传输到接收器而没有任何失真的能力。失真的信号会对板上的相邻信号产生噪声,并降低电路操作的整体效率。在高速电路的情况下,信号失真会变得很明显,并且会损害PCB的整体性能。

因此,设计符合必要监管标准的PCB非常重要。具有强大信号完整性的精心设计的PCB将避免由于衰减、接地反弹和阻抗中断而导致的任何信号衰减。

如果电路设计仅包括低速信号,则几乎没有需要管理的信号完整性问题。但在高速设计中,由于上升时间要求较短,信号会失真。因此,我们需要了解某些信号完整性问题才能了解推荐的PCB设计指南。

反射

由源传输到接收器的部分信号功率通过迹线反射回源的过程称为反射。它会导致振荡,从而导致信号失真。每当电路中出现阻抗变化时,信号走线就会产生反射效应。这反过来又增加了过冲和下冲问题。

振铃、过冲和下冲

振铃是由于PCB走线中的信号反射而导致电压或电流信号发生不希望的振荡的过程。如果发送信号的值大于上升信号中的实际值,则发生过冲。类似地,当发送信号低于下降信号中的实际值时,就会发生下冲。所有这些过程都会使PCB中的传输信号失真。

相声

在高速设计中,紧密布线的相邻信号可能会在不经意间相互影响,从而导致信号失真。这种失真主要是由于PCB中电场或磁场的耦合造成的。在电路板相邻层中路由的信号之间也可能发生串扰。

信号衰减

由于PCB的走线电阻和介电损耗,通过PCB导体从源传输到负载的信号会经历信号衰减或能量损失。在高频下,信号衰减要高得多,需要事先考虑设计来处理这个问题。

传播延迟和信号偏斜

PCB走线上的信号传播延迟是该特定信号从源传输到负载所需的时间。它取决于PCB介电常数和走线几何形状。当存在延迟失配时,一组信号中会出现信号偏移。它显着影响电路设计中时钟和数据信号的性能。

接地反弹或同时开关噪声

当PCB上的多个组件同时在高低状态之间切换时,电源和接地路径中的电压会下降。这导致组件的电源和接地引脚上的电压降低。噪声容限也会降低,这可能会导致电路的错误切换。

PCB信号完整性指南

线路阻抗的不连续性会导致上述大多数信号完整性问题。在走线分支、返回信号路径中的分裂以及路径中的过孔或短截线等情况下路由信号时会出现这种阻抗不连续性。

减少因阻抗不匹配导致的信号失真的指南如下:

在源头提供正确的终端电阻。

使用较小的微通孔可显着减少通孔和短截线造成的信号失真。

保持短线的最小走线长度。

避免跟踪分支并使用适当的路由拓扑。

减少串扰效应的设计指南如下:

在适用的设计部分使用差分信号将消除串扰效应。

最小化并行路由信号的长度。

根据路由指南,在允许的最大距离上隔开相邻信号。

确保传输线与接地层足够接近,以避免相邻信号发生任何不必要的耦合。

相邻平面中信号的正交路由可以在很大程度上帮助避免串扰。

以下是减少信号衰减问题的设计指南:

选择低损耗介电材料和最佳电阻走线,以减少信号衰减误差。

在设计中使用放大器和中继器有助于提高信号强度。

以下是减少传播延迟和信号偏移的设计指南:

避免使用具有较大介电常数的基板,以帮助减少信号的传播延迟。

通过正确的走线长度匹配,可以最小化信号总线的偏移。

下面列出了减少接地反弹和开关噪声问题的设计指南:

在决定电路板层的叠层时,将电源层和接地层彼此靠近放置。

去耦电容不是可选的,必须在本地接地上实现。

最好将去耦帽放置在元件引脚附近,并尽可能使用短引线的器件封装。

添加必要的限流电阻以避免短路或过载。

本文展示了PCB设计指南如何帮助提高电路板的信号完整性。它涉及一系列步骤,例如基板选择、叠层设计、组件考虑和布局设计。此外,还有多种仿真工具可用于分析PCB的信号完整性问题。因此,仔细遵循所有这些指导方针将导致PCB具有改进的信号完整性和持久的性能。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 电路板
    +关注

    关注

    140

    文章

    4578

    浏览量

    91552
  • PCB设计
    +关注

    关注

    391

    文章

    4548

    浏览量

    83013
  • 信号完整性
    +关注

    关注

    65

    文章

    1323

    浏览量

    94881
收藏 人收藏

    评论

    相关推荐

    基于信号完整性分析的高速数字PCB的设计方法

    空间,最后在解空间的基础上来完成PCB的设计和校验。   随着集成电路输出开关速度提高以及PCB
    发表于 06-14 09:14

    PCB Layout and SI 信号完整性 问答专家解答(经典资料18篇)

    电阻的放置 高速PCB信号完整性仿真分析 信号完整性电路板设计准则 基于
    发表于 12-25 09:49

    高速pcb设计指南

    PCB的可靠设计4、电磁兼容PCB设计约束三、1、改进电路设计规程提高可测
    发表于 07-13 16:18

    PCB设计技巧Tips12:确保信号完整性电路板设计准则

    信号完整性(SI)问题解决得越早,设计的效率就越高,从而可避免在电路板设计完成之后才增加端接器件。SI设计规划的工具和资源不少,本文探索信号完整性
    发表于 11-19 13:46

    基于信号完整性分析的高速PCB设计

    采取有效的控制措施,提高电路设计质量,是必须考虑的问题。借助功能强大的Cadence公司SPEECTRAQuest仿真软件,利用IBIS模型,对高速信号进行信号
    发表于 01-07 11:30

    看我在设计电路板时是如何确保信号完整性

    信号完整性(SI)问题解决得越早,设计的效率就越高,从而可避免在电路板设计完成之后才增加端接器件。SI设计规划的工具和资源不少,本文探索信号完整性
    发表于 01-07 11:44

    如何确保PCB设计信号完整性

    市场需求的推动作用,而电路板制造商可能是唯一的需方市场。确保信号完整性PCB设计方法:通过总结影响信号
    发表于 07-31 17:12

    基于信号完整性分析的高速数字PCB的设计开发

    空间,最后在解空间的基础上来完成PCB的设计和校验。   随着集成电路输出开关速度提高以及PCB
    发表于 08-29 16:28

    基于信号完整性分析的PCB设计流程步骤

     基于信号完整性分析的PCB设计流程如图所示。  主要包含以下步骤:  图 基于信号完整性分析的高速PC
    发表于 09-03 11:18

    高速PCB设计中解决信号完整性方法

      在高速PCB设计中,信号完整性问题对于电路设计的可靠影响越来越明显,为了解决信号
    发表于 09-10 16:37

    信号完整性分析和印制电路板设计

    PCB设计一些理论资料,信号完整性分析和PCB设计提供一些指导
    发表于 10-19 18:58

    如何解决高速数字PCB设计信号完整性的问题?

    高速数字PCB设计信号完整性解决方法
    发表于 03-29 08:12

    PCB设计中要考虑电源信号完整性

    。参考:PCB设计中要考虑电源信号完整性电源完整性| PCB设计资源...
    发表于 12-27 07:17

    高速PCB电路板信号完整性设计

    描述了高速PCB电路板信号完整性设计方法。 介绍了信号完整性
    发表于 11-08 16:55 0次下载

    如何确保PCB设计信号完整性方法

    本文首先介绍了PCB信号完整性的问题,其次阐述了PCB信号完整性的步骤,最后介绍了如何确保
    发表于 12-22 11:53 777次阅读