0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Xilinx SystemVerilog中的基本联合体

C29F_xilinx_inc 来源:赛灵思 作者:赛灵思 2022-02-19 19:01 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

基本联合体
在 SystemVerilog 中,联合体只是信号,可通过不同名称和纵横比来加以引用。 其工作方式为通过 typedef 来声明联合,并提供不同标识符用于引用此联合体。 这些标识符称为“字段”。

例如:

typedef union packed {
logic [3:0] a;
logic [3:0] b;
} union_type;

union_type my_union;
复制代码

以上代码创建了一种新类型,名为“union_type”。

此类型的位宽为 4 位,可作为“a”或“b”来引用。

此外,代码最后一行创建了一个新信号,名称为“my_union”且类型为“union_type”。

其使用语法为“.”。

例如:

always@(posedge clk) begin
my_union.a end

always@(posedge clk) begin
out1 out2 end
复制代码

在 Vivado 中运行此代码时,原理图如下所示:

Xilinx SystemVerilog中的基本联合体

图 1:基本联合体

请注意,my_union 位宽仍仅为 4 位,而以“a”或“b”来引用它的两项赋值均采用相同逻辑。针对 my_union 的赋值使用的是“a”,而此联合体的读取结果针对 out1 和 out2 则分别使用“a”和“b”。

联合体分两种类型:打包 (packed) 和解包 (unpacked)。在上述示例中,我们指定的是打包联合体。默认情况下,如果不指定类型,编译器将假定它采用解包联合体。打包联合体与解包联合体的差别在于,在打包联合体中,其中所有标识符都必须采用打包类型,并且大小必须相同。在上述示例中,“a”和“b”位宽均为 4 位。但如果其中之一为 4 位,而另一个为 2 位,则该工具中将生成错误。而在解包联合体中,标识符可采用解包类型并且大小无需相同。因此,在上述 4 位和 2 位联合体示例中,删除“packed”语句将使该工具能够对 RTL 进行完整审查。总而言之,打包联合体在综合工具中所受支持更为广泛,并且更便于概念化。对于本文中的前几个联合体示例,我们使用的是打包联合体,但从此处开始直至文末,我们将展示解包联合体示例。

含多维字段的联合体
上述示例只是简单演示了联合体的作用。让我们来看下较为复杂的联合体示例:

typedef union packed {
logic [3:0] a;
logic [1:0][1:0] b;
} union_type;

union_type my_union
复制代码

同上,首先对联合体进行声明,并创建类型为“union_type”的信号。差别在于,字段“a”位宽为 4 位,另一个字段“b”位宽同样为 4 位,但后者排列为 2 个 2 位矢量。由于这两个字段大小相同,并且字段“b”使用的是打包类型,因此这是一个合法的打包联合体。其结构体如下所示:

Xilinx SystemVerilog中的基本联合体

图 2:含多维阵列的联合体

为此结构赋值的 RTL 如下所示:

always@(posedge clk) begin
my_union.a end

always@(posedge clk) begin
out1 out2 end
复制代码

原理图如下所示:

Xilinx SystemVerilog中的基本联合体

图 3:多维联合体的原理图

含结构体的联合体
联合体还可配合结构体一起使用。就像所有打包联合体一样,结构体大小必须与联合体中的任何其它类型的大小相同。 例如:

typedef union packed {
logic [9:0] data;
struct packed {
bit op1;
bit [2:0] op2;
bit [1:0] op3;
bit op4;
bit [2:0] op5;
} op_modes;
} union_type;

union_type my_union;
复制代码

此 RTL 介绍的联合体包含 2 个位宽均为 10 位的字段。第一个字段为名为“data”且位宽为 10 位的矢量。第二个字段采用包含 5 个字段的结构体,这些字段的大小总和同样为 10 位。

为此创建的结构体如下所示:

Xilinx SystemVerilog中的基本联合体

图 4:含结构体的联合体

由于当前联合体中包含结构体,因此其正确的引用方式是引用联合体中的结构体:

always@(posedge clk) begin
my_mult end
复制代码

解包联合体
如果联合体中的字段大小不同,或者如果联合体中的字段本身使用的类型为解包类型,那么此类联合体需声明为解包联合体。 对于前一种情况,如果指定的联合体包含不同大小的字段,那么该联合体本身大小将设置为最大字段的大小。 示例 RTL:

typedef union {
logic [5:0] a;
logic [3:0] b;
logic c;
} union_type;

union_type my_union;
复制代码

这样即可创建如下所示结构:

poYBAGIQzu2AKO9EAABJGb3R8ag626.jpg

图 5:含不同大小字段的解包联合体

含结构体的解包联合体
与打包联合体相同,解包联合体同样可以使用结构体。

typdef struct {
bit [3:0] a1;
bit a2;
} s_1;

typedef union {
logic [7:0] b1;
s_1 b2;
} union_type

union_type my_union;
复制代码

以上示例将创建一个含两个字段的联合体。其中一个字段为位宽 8 位的矢量“b1”,另一个字段为位宽 5 位的结构体,此结构体由一个位宽 4 位的矢量 a1 和一个位宽 1 位的矢量 a2 组成。 此联合体将作为位宽 8 位的矢量来创建,如下所示:

Xilinx SystemVerilog中的基本联合体

图 6:含结构体的解包联合体

同上,由于联合体中包含结构体,因此需按如下方式来引用信号:

always@(posedge clk) begin
my_union.b1 out1 out2 end
复制代码

审核编辑:汤梓红

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • Xilinx
    +关注

    关注

    73

    文章

    2209

    浏览量

    132297
  • 代码
    +关注

    关注

    30

    文章

    4985

    浏览量

    74590
  • 编译器
    +关注

    关注

    1

    文章

    1673

    浏览量

    52119
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    国产化机器人电子架构联合体正式成立,东土科技以“鸿道+AUTBUS+MaVIEW”方案推动产业自主可控

    4月22日,在深圳举办的机器人全产业链接会(FAIRplus 2026)主论坛上,国产化机器人电子架构联合体正式成立。该联合体由深圳市机器人协会、东土科技、地瓜机器人、北京人形机器人创新中心、优必选
    的头像 发表于 04-28 16:49 528次阅读
    国产化机器人电子架构<b class='flag-5'>联合体</b>正式成立,东土科技以“鸿道+AUTBUS+MaVIEW”方案推动产业自主可控

    嵌入式开发中一些少用的C语言用法分享

    用。 之所以要使用这个东西进行,是因为在gcc编译器是支持匿名结构体/联合体的使用的,而在ARMCC不支持,所以如果要在ARMCC中使用匿名的结构体/结合体,就需要使用 #prag
    发表于 01-05 08:19

    10个例子代码,C语言结构体的高级

    一个Date结构体,它包含了日期的日、月和年。然后,我们在Person结构体嵌套了Date结构体,以表示一个人的姓名和出生日期。 联合体(Unions) #include union
    发表于 01-05 06:32

    一个经典的结构体和联合体共用的实例

    Linux 可以 使用 sizeof 进行获取,默认为字节对齐的大小。 联合体 联合体的参数共享同一个内存地址,所占的内存大小完全是由联合体
    发表于 12-16 07:14

    浙江省脑机接口重大科技专项与创新联合体将开启,相关脑机接口立项国际标准启动

    来源:维度网-全球简讯 ​ 2025“智联·未来”脑机接口国际会议暨第二届中国脑机智能大会将于12月11日至12日举行。会上,将举行浙江省脑机接口重大科技专项与创新联合体启动仪式。 启动浙江省脑机
    的头像 发表于 12-11 16:40 855次阅读

    中科曙光入选首批天津市卓越工程师培养联合体成员单位

    11月23日,天津市卓越工程师培养联合体成立仪式暨天津大学国家卓越工程师学院高质量建设发展会议在天津大学北洋园校区隆重举行。中科曙光作为联合体首批成员单位受邀出席,总裁助理杨鸿轩代表企业参会,与政府、高校及产业界代表共同见证联合体
    的头像 发表于 11-28 16:42 902次阅读

    C语言的编程技巧

    一个成员是一个未知大小的数组,适用于动态分配内存并关联一个可变长度的数组。‌ ‌3、匿名结构体和联合体‌:C语言允许在结构体或联合体定义不带标签的内部结构体或联合体,简化代码结构。
    发表于 11-27 06:46

    中科曙光亮相2025国超级算力大会

    11月8日,第七届中国超级算力大会在北京召开。中科曙光作为常务理事成员单位加入“九源智能计算系统生态联合体”,并携手中国信通院重磅发布《2025国算力发展研究报告之AI计算开放架构》。
    的头像 发表于 11-08 16:57 4182次阅读

    开鸿智谷加入创新联合体,共推先进制造业与人力资源服务融合发展

    为深入贯彻人才强国与制造强国战略,助力构建现代化产业体系,湖南湘江新区正式启动“人力资源服务助力先进制造业高质量发展创新联合体”(以下简称“创新联合体”)建设工作,并于11月1日在长沙人力资源服务
    的头像 发表于 11-03 17:21 1471次阅读
    开鸿智谷加入创新<b class='flag-5'>联合体</b>,共推先进制造业与人力资源服务融合发展

    佰控传感完成A+轮融资,毅达资本与辰峰资本联合助力精密测量赛道

    2025年10月10日,国内精密测量领域传来新动态——苏州佰控传感技术有限公司(简称“佰控传感”)正式宣布完成A+轮融资,本轮融资由毅达资本与辰峰资本联合投资,具体融资金额未对外披露。此次资本注入为
    的头像 发表于 10-11 18:39 1213次阅读
    佰控传感完成A+轮融资,毅达资本与辰峰资<b class='flag-5'>本联合</b>助力精密测量赛道

    元萝卜破局智能养老:携联合体攻坚场景,以“心价比”升级情绪价值

    近日,在工业和信息化部、民政部联合推动的智能养老服务机器人结对攻关与场景应用试点工作背景下,商汤科技旗下家用机器人品牌“元萝卜”成功入选试点名录,并受邀加入由润泽牵头打造的“智能养老机器人创新联合体
    的头像 发表于 09-15 11:52 544次阅读
    元萝卜破局智能养老:携<b class='flag-5'>联合体</b>攻坚场景,以“心价比”升级情绪价值

    行芯科技签约组建EDA创新联合体

    活动,行芯科技参与了《2025浙江省EDA产业白皮书》发布仪式。该白皮书以“精准串链、生态筑圈、决策赋能”三大主线为核心,系统梳理了当前产业发展现状与未来方向,为政府决策、企业布局和产业创新提供了前瞻性的参考依据,具有重要的行业指导价值。
    的头像 发表于 09-03 10:41 3236次阅读

    Cubeide1.18.1在线调试改变\"现场表达式\"的值提示找不到地址,为什么?

    from target 我新建工程,排除其他程序,只添加一个变量,依然存在这个问题。 这个问题,有时候会导致我用联合体定义的控制寄存器错乱。感觉这个版本IDE,内存调试处理的有些混乱。望能快速改进
    发表于 06-12 06:50

    Cubeide1.18.1在线调试改变\"现场表达式\"的值提示找不到地址是怎么回事?

    from target 我新建工程,排除其他程序,只添加一个变量,依然存在这个问题。 这个问题,有时候会导致我用联合体定义的控制寄存器错乱。感觉这个版本IDE,内存调试处理的有些混乱。望能快速改进
    发表于 06-10 08:26

    Cubeide1.18.1在线调试改变\"现场表达式\"的值提示找不到地址,怎么解决?

    from target 我新建工程,排除其他程序,只添加一个变量,依然存在这个问题。 这个问题,有时候会导致我用联合体定义的控制寄存器错乱。感觉这个版本IDE,内存调试处理的有些混乱。望能快速改进
    发表于 06-06 08:27