还未设置个性签名
成为VIP会员 享9项特权: 开通会员

完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>

3天内不再提示

Vivado怎么快速找到schematic中的object

C29F_xilinx_inc 来源:赛灵思 作者:赛灵思 2022-02-26 17:08 次阅读
在Vivado中,可能由于某些逻辑输入悬空而导致Implementation的opt_design时会错,比如:
Vivado怎么快速找到schematic中的object

报的错误是dac_spi_i0/bit_cnt[4]_i_4的这个LUT有个输入悬空了,这个工程的逻辑比较简单,例化的嵌套也比较少,因此在schematic一层层找也很容易可以找到,但如果工程比较复杂,在很内部的一个LUT的输入悬空了,找起来就很费劲了。

笔者碰到的问题是在vivado的axi-interconnect ip中报了这个错误,而且是ip内部套了好几层的地方,如果再一层层往下找就比较麻烦了,不过vivado提供了tcl指令可以帮我们快速找到这个LUT在schematic中的位置:

show_schematic [get_cells dac_spi_i0/bit_cnt[4]_i_4]
就会快速定位到schematic中的位置:
Vivado怎么快速找到schematic中的object
审核编辑:汤梓红
  • 指令
    +关注

    关注

    1

    文章

    358

    浏览量

    33208
  • 逻辑
    +关注

    关注

    1

    文章

    801

    浏览量

    27921
  • Vivado
    +关注

    关注

    17

    文章

    404

    浏览量

    61529
收藏 人收藏

    评论

    相关推荐

    Vivado报错-bit文件和ltx文件不匹配怎么办

    该问题是因bit文件和ltx文件不对应导致。后来在我的调试生涯中经常遇到这个问题,当然,最简单的解决....
    的头像 city_prolove 发表于 08-10 11:58 115次 阅读

    SpinalHDL运行VCS+Vivado相关仿真

    本篇文章来源于微信群中的网友,分享下在SpinalHDL里如何丝滑的运行VCS跑Vivado相关仿真....
    的头像 city_prolove 发表于 08-10 09:15 232次 阅读

    使用用户为 LPDDR4 和 x8 或 x16 DDR4 组件接口指定的 DQS 字节交换生成管脚分配时,其中可能包含错误且需更改

    本设计咨询涵盖如下 Versal DDRMC 设计:使用对应 LPDDR4 和 x8 或 x16 D....
    发表于 08-09 11:33 11次 阅读

    时钟周期约束详细介绍

    时钟周期约束: 时钟周期约束,顾名思义,就是我们对时钟的周期进行约束,这个约束是我们用的最多的约束了....
    的头像 FPGA设计论坛 发表于 08-05 12:50 120次 阅读

    SCL--CASE指令如何实现顺控功能

    一般通过复杂指令完成位、错误位等作为跳转条件。如果是定时器,也可以通过判断时间是否到达作为跳转条件。
    的头像 机器人及PLC自动化应用 发表于 08-03 11:01 74次 阅读

    PS LPDDR4 DRAM 器件需启用 WDQS 控制信号

    “部分旧产品可能未提供下述 WDQS 控制信号”。但是,为了防止出现写操作前同步信号相关故障,强烈建....
    的头像 李娟 发表于 08-02 15:54 113次 阅读

    使用Tcl命令保存Vivado工程

    一个完整的vivado工程往往需要占用较多的磁盘资源,少说几百M,多的甚至可能达到上G,为节省硬盘资....
    的头像 冬至配饺子 发表于 08-02 15:01 316次 阅读

    时钟域交汇相关处理错误的根本原因分析

    本篇博文中的分析是根据真实客户问题撰写的,该客户发现在现场出现罕见的比特翻转, 本篇博文旨在演示用于....
    的头像 gfhtrdfd 发表于 08-02 11:58 157次 阅读
    时钟域交汇相关处理错误的根本原因分析

    硬件中存在DDR4校准错误的调试方法与根本原因分析

    本篇博文中的分析是根据真实客户问题撰写的,该客户发现硬件中存在 DDR4 校准错误,不同板以及不同构....
    的头像 vinww特烦恼 发表于 08-02 11:55 170次 阅读
    硬件中存在DDR4校准错误的调试方法与根本原因分析

    如何调试设计中的时钟域交汇问题

    本篇博文中的分析是根据客户真实问题撰写的,该客户发现即使时序已得到满足的情况下,硬件功能仍出现错误。....
    发表于 08-02 11:44 26次 阅读
    如何调试设计中的时钟域交汇问题

    如何在Vitis中把设置信息传递到底层的Vivado

    本篇博文将继续介绍在Vitis中把Settings信息传递到底层的Vivado。
    发表于 08-02 10:26 14次 阅读
    如何在Vitis中把设置信息传递到底层的Vivado

    如何升级Vivado工程脚本

    Vivado可以导出脚本,保存创建工程的相关命令和配置,并可以在需要的时候使用脚本重建Vivado工....
    发表于 08-02 10:10 33次 阅读

    创建输入输出接口时序约束的窍门

    时序约束中的 set_input_delay/set_output_delay 约束一直是一个难点,....
    的头像 吴湛 发表于 08-02 09:54 124次 阅读
    创建输入输出接口时序约束的窍门

    如何在Vivado中更改自定义的Interface

    因为 BD 中连线太多,所以想自定义下 interface 简化连线,定义好了一个 interfac....
    的头像 张强 发表于 08-02 09:49 68次 阅读
    如何在Vivado中更改自定义的Interface

    使用AXI4-Lite将Vitis HLS创建的IP连接到PS

    在 AXI 基础第 6 讲 - Vitis HLS 中的 AXI4-Lite 简介中,使用 C 语言....
    发表于 08-02 09:43 14次 阅读
    使用AXI4-Lite将Vitis HLS创建的IP连接到PS

    ZU+MPSOC HDMI设计移植案例分享​

    ZU+MPSOC器件在汽车电子、工业控制、机器视觉、智能安防、智慧城市等行业中已经有着广泛的应用,三....
    的头像 fdvcxhtg 发表于 08-02 09:16 121次 阅读
    ZU+MPSOC HDMI设计移植案例分享​

    Vivado IP中的Shared Logic到底是干嘛的

    在很多Vivado的高速接口的IP中,比如Ethernet、PCIe、SRIO的设置中,都会有个Sh....
    的头像 HengDu 发表于 08-02 09:03 194次 阅读
    Vivado IP中的Shared Logic到底是干嘛的

    如何在Vitis中把设置信息传递到底层的Vivado

    在Vitis完成这个过程的底层,实际调用的是Vivado。Vitis会指定默认的Vivado策略来执....
    发表于 08-02 08:03 72次 阅读
    如何在Vitis中把设置信息传递到底层的Vivado

    如何建立Vivado工程以及硬件配置

    注意:目前这个是Micrium官网的最新版本,该版本支持Vivado2019.1。但测试使用的是Vi....
    的头像 FPGA之家 发表于 08-01 11:53 168次 阅读

    如何在批模式下运行 Vivado 仿真器?

    在 Windows 下,我喜欢在批处理模式下运行 Vivado 仿真器。 我创建了仿真批文件 (.b....
    发表于 08-01 09:43 18次 阅读

    Vivado仿真器进行混合语言仿真的一些要点

    本文主要介绍使用 Vivado 仿真器进行混合语言仿真的一些要点。
    发表于 08-01 09:25 27次 阅读

    Vivado 仿真器 -了解波形数据库文件 (WDB) 和波配置文件 (WCFG)

    波形数据库文件 (WDB),其中包含所有仿真数据。
    的头像 张辉 发表于 08-01 09:11 79次 阅读

    S1200对DP从站一致性数据读写

    CPU 为所有基本数据类型(如Word 或 DWord)和所有系统定义的结构(例如 IEC_TIME....
    的头像 机器人及PLC自动化应用 发表于 07-31 11:34 270次 阅读

    XD/XL系列可编程控制器用户手册(基本指令篇)

    本手册主要介绍 XD/XL 系列可编程序控制器的指令应用等内容。
    发表于 07-27 17:02 34次 阅读

    求 Vivado 2018.3 可以使用AXI - CAN核的 license

    RT 学习CAN 发现PL端可以有现成的IP核使用,我的lincense 只支持 AXI-CAN 的调试使用,生成不了bit流,求一个可以...
    发表于 07-22 11:03 3438次 阅读

    运动控制器PSO位置同步输出(二):PSO模式详解

    本节我们主要去讲解一下多种PSO模式原理和使用的讲解,用户可根据实际需求灵活选择触发模式。
    的头像 正运动技术 发表于 07-21 16:26 241次 阅读
    运动控制器PSO位置同步输出(二):PSO模式详解

    在Vivado中进行DCP复用方式进行说明

    在Xilinx的Vivado开发流程中,出于设计源代码保密的考虑,有时我们并不会交付源代码,而是以网表的形式进行交付。 初见面,一...
    发表于 07-18 16:01 1468次 阅读

    教你怎样使用简单指令去创建一种复杂等式

    在 Basic 指令树中,展开“数学函数”(Math functions) 文件夹。双击 Calcu....
    的头像 机器人及PLC自动化应用 发表于 07-18 10:18 353次 阅读
    教你怎样使用简单指令去创建一种复杂等式

    Vivado Synthesis模块化的设计方法

    全局综合(Global Synthesis)全局综合意味着整个设计在一个Synthesis Desi....
    的头像 TeacherGaoFPGAHub 发表于 07-15 11:39 235次 阅读

    Vivado Synthesis的各种流程

    Vivado IPI (IP Integrator)提供了直观的模块化的设计方法。用户可以将Viva....
    的头像 TeacherGaoFPGAHub 发表于 07-15 11:39 235次 阅读

    如何查看vivado各个模块的资源占用情况

    在vivado中 ,如何查看各个模块的资源占用情况呢?方法如下。以在xilinx官方评估板VC709....
    的头像 FPGA之家 发表于 07-08 10:01 331次 阅读

    创建AXI Sniffer IP以在Vivado IP Integrator中使用教程

    在某些情况下,通过嗅探 AXI 接口来分析其中正在发生的传输事务是很有用的。在本文中,我将为大家演示....
    发表于 07-08 09:35 279次 阅读

    如何导出IP以供在 Vivado Design Suite 中使用

    在本篇博文中,我们将学习如何导出 IP 以供在 Vivado Design Suite 中使用、如何....
    的头像 OpenFPGA 发表于 07-08 09:34 251次 阅读

    如何将AXI VIP添加到Vivado工程中

    在这篇新博文中,我们来聊一聊如何将 AXI VIP 添加到 Vivado 工程中,并对 AXI4-L....
    发表于 07-08 09:27 239次 阅读

    串口指令以及注意点详细解读

    CK6682B外挂FLASH语音芯片串口指令详解
    的头像 qulia0818 发表于 07-05 13:28 463次 阅读
    串口指令以及注意点详细解读

    vivado的sdk开发工具记录

    使用像ZYNQ这样的SOC架构的FPGA,开发难度比较大的,能熟练开发FPGA已经很难了,ZYNQ需....
    的头像 FPGA之家 发表于 07-05 10:12 263次 阅读

    结合vivado的sdk开发工具记录

    vivado搭建一个简单PS 的工程(记得勾选uart),生成bit,导出硬件,启动sdk,新建he....
    的头像 FPGA之家 发表于 07-05 10:10 421次 阅读

    Vivado—DCP复用

    在Vivado的设计流程各个阶段里,采用统一的数据模型:DCP(design checkpoint)....
    的头像 FPGA之家 发表于 07-04 09:37 225次 阅读

    Vivado 2022.1的新特性

    Vivado 2022.1已正式发布,今天我们就来看看其中的一个新特性。
    的头像 TeacherGaoFPGAHub 发表于 07-03 17:00 285次 阅读

    Vivado提供的参数选项

    在FPGA设计里,设计仿真完成RTL代码设计后便是交给设计套件进行综合及布局布线。在综合过程里,Vi....
    的头像 FPGA之家 发表于 07-03 10:38 324次 阅读

    如何通过get_parts获取芯片型号

    在芯片选型时,我们常常需要查看芯片的资源情况,此时,就要用到选型手册。
    的头像 TeacherGaoFPGAHub 发表于 07-01 17:15 426次 阅读

    Vivado使用技巧时钟的基础知识

    波形(waveform)以列表的形式给出,表中包含上升沿和下降沿在周期中的绝对时间,以ns为单位;第....
    的头像 FPGA设计论坛 发表于 07-01 14:28 299次 阅读

    Vivado设计约束功能概述

    XDC约束可以用一个或多个XDC文件,也可以用Tcl脚本实现;XDC文件或Tcl脚本都要加入到工程的....
    的头像 FPGA设计论坛 发表于 06-30 11:27 281次 阅读

    将 .mcs文件写入Quad SPI或Linear BPI闪存

    现在我们必须指定连接到我们特定开发板上的 FPGA/SoC 设备的内存部分。要为您的开发板找到内存部....
    的头像 FPGA之家 发表于 06-29 09:39 191次 阅读

    在Vivado图形化界面IDE中运行和调试Tcl命令

    Tcl——ToolCommand Language,诞生于80年代的加州大学伯克利分校,作为一种简单高效可移植性好的脚本语言,一种基于字符串的...
    发表于 06-17 14:52 1139次 阅读

    开启MMU会出现的问题及解决方案

    在mmu未开启阶段,PC操作的都是物理地址执行程序,这样看起来一切正常,没啥问题。
    的头像 Linux阅码场 发表于 06-15 08:55 296次 阅读

    关于时序约束的问题解答

    【问题8.1】 VIVADO的时钟约束向导,常无法找到时钟,如下图所示,位置1中应该要识别出时钟。
    发表于 06-10 06:28 188次 阅读
    关于时序约束的问题解答

    哈希hash游戏竞猜的开发逻辑分析(方案管理)

      什么是哈希/Hash  哈希又称作“散列”,是一种数学计算机程序,它接收任何一组任意长度的输入信....
    的头像 a1271916008 发表于 06-09 09:24 249次 阅读
    哈希hash游戏竞猜的开发逻辑分析(方案管理)

    在Vivado中创建基于IP集成器(IP Integrator)的设计

    Zynq UltraScale+ RFSoC 是业界首款单芯片自适应无线电平台,在一款芯片内集成射频....
    的头像 XILINX开发者社区 发表于 06-08 16:07 620次 阅读

    GETIO_PART调用指令“DPRD_DAT”

    可以使用指令“GETIO_PART”一致性地读取 DP 从站和 PROFINET IO 设备模块和子....
    的头像 机器人及PLC自动化应用 发表于 06-07 10:26 722次 阅读

    哈希表是什么,它是如何根据键来得到值的

    多种哈希算法代码,用于文件校验、简单加密等场合。 哈希表也称作散列表,叫法不同,是一个意思。这种数据....
    发表于 06-06 10:10 113次 阅读
    哈希表是什么,它是如何根据键来得到值的

    区块哈希游戏开发逻辑(上链)哈希竞猜游戏开发

    什么是哈希/ Hash 哈希又称作“散列”,是一种数学计算机程序,它接收任何一组任意长度的输入信息,....
    的头像 a1271916008 发表于 06-02 11:39 394次 阅读

    如何使用xilinx的HLS工具进行算法的硬件加速

    在整个流程中,用户先创建一个设计 C、C++ 或 SystemC 源代码,以及一个C的测试平台。通过....
    的头像 FPGA之家 发表于 06-02 09:48 446次 阅读

    小白真诚求教:FPGA vivado综合问题,寄存器资源占用太多?例化模块过大?还是其他什么原因?

    有大佬知道这个代码为什么在vivado上综合不出来吗,代码逻辑上没什么问题,modelsim上也能跑通,只是综合不出来。例化的两个子模...
    发表于 05-19 20:09 11217次 阅读

    你知道ARM处理器 neon优化技巧有哪些吗

    1. 去除数据依赖 不要将当前指令的目的寄存器作为下一条指令的源寄存器! 原因:ARM架构采用的是多级流水线技术,如果下一...
    发表于 04-29 09:28 4813次 阅读

    ARM状态是什么?Thumb状态又是什么

    ARM处理器的工作状态在ARM的体系结构中,可以工作在三种不同的状态,一是ARM状态,二是Thumb状态及Thumb-2状态,三是...
    发表于 04-29 09:16 4430次 阅读

    鸿蒙PixelMap与apibyte[]之间的互转逻辑解析

    鸿蒙关于数据之间的互转性,目前很难查到相关的问题。 PixelMap与apibyte[]之间的互转逻辑,最初出转换的逻辑,分享给有需要整...
    发表于 04-27 11:08 1306次 阅读

    ARM微处理器指令系统资料介绍

    1、ARM微处理器指令系统ARM指令集可以分为跳转指令、数据处理指令、程序状态寄存器传输指令、Load/Store指令、协处理器指...
    发表于 04-26 10:30 2503次 阅读

    浅析ARM的异常分类与异常处理

      一、异常分类   异在ARM里,中断有三种,IRQ、FIQ、Software Interrupt;中断是属于异常的。包含中断在内的异...
    发表于 04-26 09:29 2711次 阅读

    一文读懂ARM处理器数据处理指令寻址方式

    01. 概述 ARM 指令集可以分为跳转指令、数据处理指令、程序状态寄存器传输指令、Load/Store指令、协处理器指令和异常中断产...
    发表于 04-22 10:49 3427次 阅读

    SN74BCT652 八路总线收发器和寄存器

    这些设备包括总线收发器电路,D型触发器和控制电路,用于直接从数据总线或从数据总线多路传输数据。内部存储寄存器。 输出使能(OEAB)提供输入以控制收发器功能。提供选择控制(SAB和SBA)输入以选择是传送实时数据还是存储数据。用于选择控制的电路消除了在存储的和实时数据之间的转换期间在多路复用器中发生的典型解码故障。低输入选择实时数据,高输入选择存储数据。图1显示了可以使用'BCT652执行的四种基本总线管理功能。 A或B数据总线上的数据或两者都可以存储在内部D型触发器中无论选择或使能控制引脚如何,通过适当时钟(CLKAB或CLKBA)输入的低到高转换。当SAB和SBA处于实时传输模式时,通过同时启用OEAB和。在此配置中,每个输出都会增强其输入。因此,当两组总线的所有其他数据源都处于高阻态时,每组总线保持最后状态。 SN54BCT652的特点是可在整个军用温度范围内工作。 -55°C至125°C。 SN74BCT652的特点是工作温度范围为0°C至70°C。 特性 最先进的BiCMOS设计显着减少了ICCZ ESD保护超过MIL-STD-883C的2...
    发表于 11-17 16:52 86次 阅读

    SN74LVCH16646A 具有三态输出的 16 位总线收发器和寄存器

    该16位总线收发器和寄存器设计用于1.65 V至3.6 VVCC操作。 SN74LVCH16646A可用作两个8位收发器或一个16位收发器。该器件由总线收发器电路,D型触发器和控制电路组成,用于直接从输入总线或内部寄存器多路传输数据。 A或B总线上的数据是在适当时钟(CLKAB或CLKBA)输入的低到高转换时进入寄存器。图1显示了可以使用SN74LVCH16646A执行的四种基本总线管理功能。 输出使能(OE)和方向控制(DIR)输入控制收发器功能。在收发器模式下,高阻端口的数据可以存储在寄存器中或两者中。选择控制(SAB和SBA)输入可以复用存储的和实时的(透明模式)数据。用于选择控制的电路消除了在存储的和实时数据之间的转换期间在多路复用器中发生的典型解码故障。当OE \低时,DIR确定哪个总线接收数据。在隔离模式(OE \ high)中,A数据可以存储在一个寄存器中,和/或B数据可以存储在另一个寄存器中。 该器件完全适用于部分关断应用使用Ioff。 Ioff电路禁用输出,防止在断电时损坏电流通过器件。 当禁用输出功能时,输入功能仍然有效且可以用于存储和传输数据。一次只能驱动两条...
    发表于 11-17 16:51 135次 阅读

    SN74LVC1G240 具有三态输出的单路反向缓冲器/驱动器

    此单缓冲器/驱动器设计用于1.65 V至5.5 VVCC操作。 SN74LVC1G240是一款具有三态输出的单线驱动器。当输出使能(> OE)输入高时,输出被禁用。 NanoFree™封装技术是IC封装的重大突破概念,使用芯片作为封装。 为了确保上电或断电期间的高阻态,OE应该绑定通过上拉电阻到VCC;电阻的最小值由驱动器的电流吸收能力决定。 该器件完全适用于使用Ioff的部分断电应用。 Ioff电路禁用输出,防止在断电时损坏通过器件的电流回流。 特性 德州仪器NanoFree软件包中提供 支持5-VVCC操作 输入接受电压至5.5 V 向VCC提供向下转换 3.7的最大tpdns在3.3 V 低功耗,10-μA最大ICC ±24-mA输出驱动,3.3 V Ioff支持实时插入,部分断电模式和后驱动保护 闩锁性能超过每个JTED 78,Class II 100 mA ESD保护超过JESD 22 2000-V人体模型(A114-A) 200-V机型(A115-A) < li> 1000 V充电设备型号(C101) ...
    发表于 11-17 16:51 492次 阅读

    SN74HCT645 具有三态输出的八路总线收发器

    这些八进制总线收发器设计用于数据总线之间的异步双向通信。这些设备根据方向控制(DIR)输入的电平,将数据从A总线传输到B总线或从B总线传输到A总线。输出使能(OE)\输入可用于禁用器件,以便有效隔离总线。 特性 工作电压范围4.5 V至5.5 V 高电流三态输出可驱动多达15 LSTTL负载 低功耗,80-μA最大ICC 典型tpd= 14 ns < li>±6-mA输出驱动,5 V 低输入电流,1μA最大 输入兼容TTL电压 True Logic 参数 与其它产品相比 标准收发器   Technology Family VCC (Min) (V) VCC (Max) (V) Bits (#) Voltage (Nom) (V) F @ Nom Voltage (Max) (Mhz) ICC @ Nom Voltage (Max) (mA) tpd @ Nom Voltage (Max) (ns) IOL (Max) (mA) IOH (Max) (mA) Rating Operating Temperature Range (C) Pin/Package ...
    发表于 11-17 16:47 200次 阅读

    SN74HC646 具有三态输出的八路总线收发器和寄存器

     HC646器件包括具有3态输出的总线收发器电路,D型触发器和用于多路传输的控制电路数据直接来自输入总线或内部寄存器。 A或B总线上的数据在适当时钟(CLKAB或CLKBA)输入的低到高转换时被输入寄存器。图1显示了可以使用 HC646器件执行的四种基本总线管理功能。 输出使能(OE)和方向控制(DIR)输入控制收发器功能。在收发器模式下,高阻抗端口的数据可以存储在一个或两个寄存器中。 选择控制(SAB和SBA)输入可以复用存储和实时(透明模式)数据。当OE \有效(低)时,DIR确定哪条总线接收数据。在隔离模式(OE \ high)中,A数据可以存储在一个寄存器中和/或B数据可以存储在另一个寄存器中。 确保上电或上电期间的高阻态向下,OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 当禁用输出功能时,输入功能仍然有效,可用于存储数据。一次只能驱动两条总线A或B中的一条。 特性 2 V至6 V的宽工作电压范围 高电流三态输出可驱动至15 LSTTL负载 低功耗,80-μA最大ICC 典型tpd= 11 ns ...
    发表于 11-17 16:46 190次 阅读

    SN74LVC16245A 具有三态输出的 16 位总线收发器

    这个16位(双八进制)同相总线收发器设计用于1.65 V至3.6 VVCC操作。 SN74LVC16245A器件专为数据总线之间的异步通信而设计。 该器件可用作两个8位收发器或一个16位收发器。 特性 德州仪器公司成员 Widebus系列 工作电压范围为1.65 V至3.6 V < li>输入接受电压至5.5 V 最大tpd4 ns,3.3 V 典型VOLP(输出地面弹跳) &lt; 0.8 V,VCC= 3.3 V,TA= 25°C 典型VOHV(输出V < sub> OH Undershoot) &gt; 2 V,VCC= 3.3 V,TA= 25°C 支持所有端口的混合模式信号操作(5 V输入) /输出电压使用 3.3 VVCC) Ioff支持实时插入,部分关机模式和后驱保护 闩锁性能每JESD超过250 mA 17 ESD保护超过JESD 22 2000-V人体模型(A114-A) 200 V机型(A115-A) 1000 V充电设备型号(C101) 参数 与其它产品相比 标准收发器   Technology Family ...
    发表于 11-17 16:45 1420次 阅读

    SN74HCT623 具有三态输出的八路总线收发器

    这些八进制总线收发器设计用于数据总线之间的异步双向通信。控制功能实现允许最大的时序灵活性。 ?? HCT623器件允许从A总线到B总线或从B总线到A总线的数据传输,具体取决于逻辑电平在输出使能(OEAB和OEBA \)输入端。 输出使能输入禁用器件,以便有效隔离总线。双启用配置使收发器能够同时启用OEAB和OEBA \来存储数据。每个输出都强化了此收发器配置中的输入。当OEAB和OEBA都被使能并且两组总线的所有其他数据源都处于高阻态时,两组总线(总共16个)保持其最后状态。两组总线上出现的8位代码是相同的。 为确保上电或掉电期间的高阻态,OEBA \应连接到VCC通过上拉电阻和OEAB应通过下拉电阻连接到GND;电阻的最小值由驱动器的电流吸收/电流源能力决定。 特性 工作电压范围4.5 V至5.5 V 低功耗,80-μA最大ICC 典型tpd= 11 ns ±6-mA输出驱动,5 V 低输入电流最大 输入兼容TTL电压 锁定总线锁存功能 True Logic 高电流3-状态输出可以驱动多达15个LSTTL负载...
    发表于 11-17 16:45 174次 阅读

    SN74AXC8T245-Q1 具有可配置电压转换和三态输出的汽车类 8 位双电源总线收发器

    符合SN74AXC8T245-Q1AEC-Q100标准的器件是一款8位同相总线收发器,可解决在最新电压节点运行的器件之间的电压电平不匹配(0.7 V,0.8 V和0.9 V)和器件工作在工业标准电压节点(1.8 V,2.5 V,3.3 V),反之亦然。 该器件使用两个独立的电源轨(V)工作 CCA 和V CCB )工作电压低至0.65 V.数据线A1至A8用于跟踪V CCA ,它接受来自的任何电源电压0.65 V至3.6 V.数据引脚B1至B8用于跟踪V CCB ,可接受0.65 V至3.6 V的任何电源电压。 SN74AXC8T245-Q1器件设计用于异步通信的数据总线。根据方向控制输入(DIR1和DIR2)的逻辑电平,器件将数据从A总线传输到B总线或从B总线传输到A总线。输出使能( OE )输入用于禁用输出,因此总线有效隔离。 SN74AXC8T245-Q1器件的设计使得控制引脚(DIR和 OE )引用V CCA 。 使用I off 为部分断电应用完全指定此设备。 I off 电路禁用设备断电时的输出。这可以抑制电流回流到器件中,从而防止器件损坏。 V CC 隔离功能可确保当V CC 输入电源低于100 mV时,所有电平转换器输出均被禁用并置于高阻态。 为确保上电或断电期间电平转换器I...
    发表于 01-08 17:48 362次 阅读
    SN74AXC8T245-Q1 具有可配置电压转换和三态输出的汽车类 8 位双电源总线收发器

    SN74AXC4T245 4 位双电源总线收发器

    SN74AXC4T245是一款四位同相总线收发器,使用两个可单独配置的电源轨。该器件可在V CCA 和V CCB 电源下工作,电压低至0.65 V.A端口用于跟踪V CCA ,它接受任何电源电压为0.65 V至3.6 V.B端口设计为跟踪V CCB ,也可接受0.65 V至3.6 V的任何电源电压。此外,SN74AXC4T245兼容单电源SN74AXC4T245设备用于数据总线之间的异步通信。设备将数据从A总线传输到B总线或从B总线传输到A总线,具体取决于方向的逻辑电平。控制输入​​(1DIR和2DIR)。输出使能输入(1 OE 和2 OE )用于禁用输出,因此可以有效隔离总线。 SN74AXC4T245器件的设计使控制引脚(xDIR和x OE )以V CCA 为参考。 确保高阻态上电或掉电期间电平转换I /O,x OE 引脚应通过上电电阻连接到V CCA 。 此设备完全使用I off 电流为部分断电应用指定。 I off 保护电路确保在器件断电时,没有过多的电流从输入,输出或组合I /O中吸取过量电压。 V CC 隔离功能可确保如果V CCA 或V CCB 小于100 mV,则两个I /O端口均为高阻态通过禁用其输出来实现状态。 无干扰电源排序允许电源轨以任意顺序上电...
    发表于 01-08 17:47 443次 阅读
    SN74AXC4T245 4 位双电源总线收发器

    SN74AXCH8T245 8 位双电源总线收发器

    SN74AXCH8T245器件是一款8位同相总线收发器,可用于解决在最新电压节点(0.7V,0.8V,0.9V)上运行的器件与在行业标准电压节点(1.8V,2.5V,3.3V)上运行的器件之间的电压电平不匹配问题。 该器件通过两条独立电源轨(V CCA 和V CCB )。数据引脚A1至A8均用于跟踪V CCA ,可承受0.65V-3.6V范围内的任何电源电压。数据引脚B1至B8均用于跟踪V CCB ,可承受0.65V-3.6V范围内的任何电源电压。此外,SN74AXCH8T245还与单电源系统兼容。 SN74AXCH8T245器件旨在实现数据总线间的异步通信。根据方向控制输入(DIR1和DIR2)的逻辑电平,此器件将数据从A总线传输至B总线,或者将数据从B总线传输至A总线。输出使能( OE )输入可用于禁用输出,从而有效隔离总线。 SN74AXCH8T245器件旨在使控制引脚(DIR和 OE )以V CCA 为基准。 有源总线保持电路会将未使用或未驱动的输入保持在如果V CCA 或V CCB 连上电源,则总线保持电路在所有A端口和B端口上均始终保持工作状态,与方向控制或输出使能无关。 该器件完全适用于使用I off 的局部断电应用。当器件断电时,我 off 电路将...
    发表于 01-08 17:47 927次 阅读
    SN74AXCH8T245 8 位双电源总线收发器

    SMV512K32-SP 16MB 防辐射 SRAM

    SMV512K32是一款高性能异步CMOS SRAM,由32位524,288个字组成。可在两种模式:主控或受控间进行引脚选择。主设件为用户提供了定义的自主EDAC擦除选项。从器件选择采用按要求擦除特性,此特性可由一个主器件启动。根据用户需要,可提供3个读周期和4个写周期(描述如下)。 特性 20ns读取,13.8ns写入(最大存取时间) 与商用 512K x 32 SRAM器件功能兼容 内置EDAC(错误侦测和校正)以减轻软错误 用于自主校正的内置引擎 CMOS兼容输入和输出电平,3态双向数据总线 3.3±0.3VI /O,1.8±0.15V内核 辐射性能放射耐受性是一个基于最初器件标准的典型值。辐射数据和批量验收测试可用 - 细节请与厂家联系。 设计使用基底工程和抗辐射(HBD)与硅空间技术公司(SST)许可协议下的< sup> TM 技术和存储器设计。 TID抗扰度&gt; 3e5rad(Si) SER&lt; 5e-17翻转/位 - 天使用(CRPLE96来计算用于与地同步轨道,太阳安静期的SER。 LET = 110 MeV (T = 398K) 采用76引线陶瓷方形扁平封装 可提供工程评估(/EM)样品这些部件只用于工程评估。它们的加工工艺为非兼容流程(例如,无预烧过程等),...
    发表于 01-08 17:47 476次 阅读
    SMV512K32-SP 16MB 防辐射 SRAM

    SN74HCT273A 具有清零功能的八路 D 类触发器

    与其它产品相比 D 类触发器   Technology Family VCC (Min) (V) VCC (Max) (V) Rating Operating temperature range (C)   SN74HCT273A HCT     2     6     Catalog     -40 to 85    
    发表于 01-08 17:46 438次 阅读
    SN74HCT273A 具有清零功能的八路 D 类触发器

    SN74HC541A 具有三态输出的八路缓冲器和线路驱动器

    与其它产品相比 同向缓冲器/驱动器   Technology Family VCC (Min) (V) VCC (Max) (V) F @ nom voltage (Max) (Mhz) Rating Operating temperature range (C)   SN74HC541A HC     2     6     20     Catalog     -40 to 85    
    发表于 01-08 17:46 371次 阅读
    SN74HC541A 具有三态输出的八路缓冲器和线路驱动器

    SN74HC86A 四路 2 输入异或门

    与其它产品相比 XOR(异或)门   Technology Family VCC (Min) (V) VCC (Max) (V) Channels (#) Inputs per channel IOL (Max) (mA) IOH (Max) (mA) Input type Output type Features Data rate (Max) (Mbps) Rating Operating temperature range (C) Package Group Package size: mm2:W x L (PKG)   SN74HC86A HC     2     6     4     2     4     -4     Standard CMOS     Push-Pull     High Speed (tpd 10-50ns)     28     Catalog     -40 to 85     SO | 14 TSSOP | 14     14SO: 80 mm2: 7.8 x 10.2 (SO | 14) 14TSSOP: 32 mm2: 6.4 x 5 (TSSOP | 14)    ...
    发表于 01-08 17:46 245次 阅读
    SN74HC86A 四路 2 输入异或门

    SN74HC4040A 12 位异步二进制计数器

    与其它产品相比 计数器/算术/奇偶校验功能   Technology Family VCC (Min) (V) VCC (Max) (V) Rating Operating temperature range (C) Package Group   SN74HC4040A HC     2     6     Catalog     -40 to 85     SO | 16 TSSOP | 16    
    发表于 01-08 17:46 460次 阅读
    SN74HC4040A 12 位异步二进制计数器

    SN74HCT541A 具有三态输出的八路缓冲器和线路驱动器

    与其它产品相比 同向缓冲器/驱动器   Technology Family F @ nom voltage (Max) (Mhz) Rating Operating temperature range (C)   SN74HCT541A HCT     25     Catalog     -40 to 85    
    发表于 01-08 17:46 519次 阅读
    SN74HCT541A 具有三态输出的八路缓冲器和线路驱动器

    SN74HCT04A 六路反向器

    与其它产品相比 反向缓冲器/驱动器   Technology Family VCC (Min) (V) VCC (Max) (V) Bits (#) Voltage (Nom) (V) F @ nom voltage (Max) (Mhz) ICC @ nom voltage (Max) (mA) tpd @ Nom Voltage (Max) (ns) IOL (Max) (mA) IOH (Max) (mA) Schmitt Trigger Rating Operating temperature range (C)   SN74HCT04A HCT     4.5     5.5     6     5     25     0.02     20     4     -4     No     Catalog     -40 to 85    
    发表于 01-08 17:46 314次 阅读
    SN74HCT04A 六路反向器

    SN74HC126A 具有三态输出的四路总线缓冲器闸

    与其它产品相比 同向缓冲器/驱动器   Technology Family VCC (Min) (V) VCC (Max) (V) F @ nom voltage (Max) (Mhz) tpd @ Nom Voltage (Max) (ns) IOL (Max) (mA) IOH (Max) (mA) Rating Operating temperature range (C)   SN74HC126A HC     2     6     20     26     6     -6     Catalog     -40 to 85    
    发表于 01-08 17:46 382次 阅读
    SN74HC126A 具有三态输出的四路总线缓冲器闸

    SN74HC273A 具有清零功能的八路 D 类触发器

    与其它产品相比 D 类触发器   Technology Family VCC (Min) (V) VCC (Max) (V) Bits (#) Rating Operating temperature range (C)   SN74HC273A HC     2     6     8     Catalog     -40 to 85    
    发表于 01-08 17:46 536次 阅读
    SN74HC273A 具有清零功能的八路 D 类触发器

    SN74AXCH1T45 单位双电源总线收发器

    SN74AXCH1T45是一个单比特同相总线收发器,使用两个可单独配置的电源轨。该器件可在V CCA 和V CCB 电源下工作,电压低至0.65 V.A端口用于跟踪V CCA ,它接受任何电源电压为0.65 V至3.6 V.B端口设计为跟踪V CCB ,也可接受0.65 V至3.6 V的任何电源电压。此外,SN74AXCH1T45与单电源兼容系统。 DIR引脚决定了信号传播的方向。在DIR引脚配置为HIGH时,转换从端口A到端口B.当DIR配置为低电平时,转换从端口B到端口A.DIR引脚参考V CCA ,这意味着它的逻辑高电平和逻辑低阈值跟踪V CCA 。 有源总线保持电路将未使用或未驱动的输入保持在有效的逻辑状态。不建议使用带有总线保持电路的脉冲或下拉电阻。如果V CCA 或V CCB 存在电源,则总线保持电路始终在A或B输入上保持有效,与方向控制引脚的状态无关。 /p> 使用I off 电流为部分断电应用完全指定了该器件。 I off 保护电路确保在器件断电时,没有过多的电流从输入,输出或组合I /O中吸取过量电压。 V CC 隔离功能可确保如果V CCA 或V CCB 小于100 mV,则两个I /O端口均为高阻态通过禁用其输出来实现状态。 无...
    发表于 01-08 17:46 301次 阅读
    SN74AXCH1T45 单位双电源总线收发器