0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Vivado怎么快速找到schematic中的object

C29F_xilinx_inc 来源:赛灵思 作者:赛灵思 2022-02-26 17:08 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

在Vivado中,可能由于某些逻辑输入悬空而导致Implementation的opt_design时会错,比如:
Vivado怎么快速找到schematic中的object

报的错误是dac_spi_i0/bit_cnt[4]_i_4的这个LUT有个输入悬空了,这个工程的逻辑比较简单,例化的嵌套也比较少,因此在schematic一层层找也很容易可以找到,但如果工程比较复杂,在很内部的一个LUT的输入悬空了,找起来就很费劲了。

笔者碰到的问题是在vivado的axi-interconnect ip中报了这个错误,而且是ip内部套了好几层的地方,如果再一层层往下找就比较麻烦了,不过vivado提供了tcl指令可以帮我们快速找到这个LUT在schematic中的位置:

show_schematic [get_cells dac_spi_i0/bit_cnt[4]_i_4]
就会快速定位到schematic中的位置:
Vivado怎么快速找到schematic中的object
审核编辑:汤梓红
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 指令
    +关注

    关注

    1

    文章

    617

    浏览量

    37300
  • 逻辑
    +关注

    关注

    2

    文章

    834

    浏览量

    30050
  • Vivado
    +关注

    关注

    19

    文章

    846

    浏览量

    70470
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    vivado的hardware manager找不到HummingBird Evaluation kit,是什么原因?

    购买了HummingBird Evaluation kit,按照书本的指示, (1)连接FPGA JTAG (2)连接电源,并上电 (3)打开vivado,并进入Hardware manager,发现没有找到HummingBird Evaluation kit 可能的原因
    发表于 11-05 07:11

    Hbirdv2在vivado2018.3上的仿真工作

    =hbird-e200 CORE=e203 DOWNLOAD=itcm USE_NANO=1 NANO_PFLOAT=0(注意:DOWNLOAD=itcm必须改为itcm,因为在vivado仿真时我们
    发表于 10-31 08:43

    VIVADO对NICE进行波形仿真的小问题的解决

    https://www.rvmcu.com/community-topic-id-386.html 以上链接为如何生成.verilog,并在VIVADO中生成波形的例子。我们在实践过程,发现了两个
    发表于 10-27 06:41

    vcs和vivado联合仿真

    文档明确描述vivado2021.2版本对应VCS的版本是2020.12,由于license问题所以选择vcs2018的版本;虽然目前与官方的版本不匹配,但是不影响正常使用; 使用tcl界面
    发表于 10-24 07:28

    vivado上基于二进制码对指令运行状态进行判断

    vivado仿真运行判断状态是否正确。 获取二进制代码 在Nucleistudio打开相关项目的Properties,按路径打开C/C++ Build ->setting,找到
    发表于 10-24 06:31

    rt_object_get_information获取到的链表为空怎么解决?

    rtt启动过程,在初始化堆的时候,进入rt_object_init,调用rt_object_get_information获取到的链表为空,导致系统起不来。
    发表于 10-11 11:44

    vivado仿真时GSR信号的影响

    利用vivado进行设计xilinx FPGA时,写完设计代码和仿真代码后,点击run simulation(启动modelsim进行仿真)。
    的头像 发表于 08-30 14:22 1016次阅读
    <b class='flag-5'>vivado</b>仿真时GSR信号的影响

    Vivado无法选中开发板的常见原因及解决方法

    对应的器件信息和约束文件(XDC),大大简化工程初始化流程。然而,在某些情况下,我们可能会发现 Vivado 的界面无法选中目标开发板,导致只能手动选择器件。那么,遇到这种情况该如何处理呢?
    的头像 发表于 07-15 10:19 1389次阅读
    <b class='flag-5'>Vivado</b>无法选中开发板的常见原因及解决方法

    如何使用One Spin检查AMD Vivado Design Suite Synth的结果

    本文讲述了如何使用 One Spin 检查 AMD Vivado Design Suite Synth 的结果(以 Vivado 2024.2 为例)。
    的头像 发表于 05-19 14:22 993次阅读
    如何使用One Spin检查AMD <b class='flag-5'>Vivado</b> Design Suite Synth的结果

    Vivado FIR IP核实现

    Xilinx的FIR IP核属于收费IP,但是不需要像 Quartus那样通过修改license文件来破解。如果是个人学习,现在网络上流传的license破解文件在破解Vivado的同时也破解
    的头像 发表于 03-01 14:44 2567次阅读
    <b class='flag-5'>Vivado</b> FIR IP核实现

    使用DDS生成三个信号并在Vivado实现低通滤波器

    本文使用 DDS 生成三个信号,并在 Vivado 实现低通滤波器。低通滤波器将滤除相关信号。
    的头像 发表于 03-01 14:31 2442次阅读
    使用DDS生成三个信号并在<b class='flag-5'>Vivado</b><b class='flag-5'>中</b>实现低通滤波器

    AMD Vivado Design Suite IDE的设计分析简介

    本文档涵盖了如何驱动 AMD Vivado Design Suite 来分析和改善您的设计。
    的头像 发表于 02-19 11:22 911次阅读
    AMD <b class='flag-5'>Vivado</b> Design Suite IDE<b class='flag-5'>中</b>的设计分析简介

    详解Object Detection Demo的移植

    继上一篇移植了 Mediapipe 的 LLM Inference 后,这篇文章我们将继续探索 Object Detection Demo 的移植。
    的头像 发表于 02-05 13:42 848次阅读
    详解<b class='flag-5'>Object</b> Detection Demo的移植

    电脑相片云存储位置,如何快速找到电脑相片云存储位置

    在数字化时代,传统的电脑已经无法满足我们对高效、便捷计算的需求。云电脑以其强大的功能和灵活的使用方式,成为了新时代的宠儿。今天就为大家介绍如何快速找到电脑相片云存储位置。    在现代办公和生活
    的头像 发表于 01-16 10:44 4193次阅读
    电脑相片云存储位置,如何<b class='flag-5'>快速</b><b class='flag-5'>找到</b>电脑相片云存储位置

    Vivado Design Suite用户指南:逻辑仿真

    电子发烧友网站提供《Vivado Design Suite用户指南:逻辑仿真.pdf》资料免费下载
    发表于 01-15 15:25 0次下载
    <b class='flag-5'>Vivado</b> Design Suite用户指南:逻辑仿真