苹果A12衍生版曝光： 7nm工艺、69亿个晶体管3.5W的功耗
对于苹果来说，虽然A12已经是相对过时的芯片了，但是其性能依然不容小觑，拿来稍叫改动可以继续发光发热。
据最新消息称，传闻已久的苹果汽车可能会使用基于A12 Bionic的C1芯片，并会提供眼球追踪等车内AI功能，而这个芯片可以看作是A12的衍生版，只是在前者的基础上稍叫改动。
苹果汽车级芯片称之为C1，而台积电和三星会成为候选供货商。据悉，台积电开发 7nm的汽车工艺芯片已经有一段时间了，而三星已经在8nm上开发了Exynos Auto V9 SoC。
鉴于目前供应商的局限性，报告中认为 C1 可能会采用类似于 7nm工艺的A12 Bionic 芯片，并会交由台积电制造。
作为对比，特斯拉的全自动驾驶芯片拥有60亿个晶体管，功耗为36W，与苹果A12的69亿个晶体管和3.5W的功耗相比，还存在一定差距。据此报告中推测，C1芯片会以现有的A12 Bionic为基础，再针对汽车应用进行修改。
有专家表示，如果iCar将在2024年投入生产，那么A12的轻度修改变体看起来是C1的一个很好的起点
责任编辑：PSY
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
芯片
+关注
关注
462文章
53534浏览量
459055 -
苹果
+关注
关注
61文章
24585浏览量
207422 -
晶体管
+关注
关注
78文章
10250浏览量
146259 -
7nm工艺
+关注
关注
0文章
39浏览量
8804
发布评论请先 登录
相关推荐
热点推荐
“汽车智能化” 和 “家电高端化”
芯片晶体管密度更高，功耗却更低，能让家电反应更快、更省电。
成本下降惠及消费者：以前 7nm 芯片成本太高，只有万元级高端家电才敢用。中芯国际良率提升后，批量生产能摊薄成本，未来几千元的中端家电也能
发表于 10-28 20:46
晶体管的基本结构和发展历程
随着集成电路科学与工程的持续发展，当前集成电路已涵盖二极管、晶体管、非易失性存储器件、功率器件、光子器件、电阻与电容器件、传感器件共 7 个大族，衍生出 100 多种不同类型的器件，推
多值电场型电压选择晶体管结构
内建电场来控制晶体管对电压的选择性通断，如图：
该晶体管由两个PN结组成，第一个晶体管PN结在外加电场下正向偏置，减小了内建电场，当通入的
发表于 09-15 15:31
下一代高速芯片晶体管解制造问题解决了！
(forksheet)，之后过渡到 A7 及更高节点的 CFET（已在 VLSI 2025 大会上展示）。
（图片来源：Imec）
下一个主要架构——CFET——采用 n 型和 p 型晶体管的垂直堆叠，本质上
发表于 06-20 10:40
2SC5200音频配对功率管PNP型晶体管
深圳市三佛科技有限公司供应2SC5200音频配对功率管PNP型晶体管，原装现货
2SC5200是一款PNP型晶体管，2SA1943的补充型。
击穿电压：250V (集射极电压 Vceo) min
发表于 06-05 10:24
薄膜晶体管技术架构与主流工艺路线
导语薄膜晶体管（TFT）作为平板显示技术的核心驱动元件，通过材料创新与工艺优化，实现了从传统非晶硅向氧化物半导体、柔性电子的技术跨越。本文将聚焦于薄膜晶体管制造技术与前沿发展。
多值电场型电压选择晶体管结构
内建电场来控制晶体管对电压的选择性通断，如图：
该晶体管由两个PN结组成，第一个晶体管PN结在外加电场下正向偏置，减小了内建电场，当通入的电
发表于 04-15 10:24
晶体管电路设计（下）
晶体管，FET和IC，FET放大电路的工作原理，源极接地放大电路的设计，源极跟随器电路设计，FET低频功率放大器的设计与制作，栅极接地放大电路的设计，电流反馈型OP放大器的设计与制作，进晶体管
发表于 04-14 17:24
报价基本都在3.5w往上，请各位大佬帮小弟看看，是否符合市场价
到位，并在终端显示。然后我在某宝寻了3家店铺，给我的报价基本都在3.5w往上，请各位大佬帮小弟看看，是否符合市场价，感谢大佬
发表于 03-03 19:21
BCP69;BC869;BC69PA PNP中等功率晶体管规格书
电子发烧友网站提供《BCP69;BC869;BC69PA PNP中等功率晶体管规格书.pdf》资料免费下载
发表于 02-18 15:36
•0次下载
鳍式场效应晶体管制造工艺流程
FinFET(鳍式场效应晶体管)从平面晶体管到FinFET的演变是一种先进的晶体管架构，旨在提高集成电路的性能和效率。它通过将传统的平面晶体管转换为三维结构来减少短沟道效应，从而允许更
7纳米工艺面临的各种挑战与解决方案
来说，纳米通常指的是晶体管的最小尺寸，或者是构成芯片中各个功能单元的最小结构尺寸。因此，7纳米工艺指的是在芯片上制造出其最小结构为7纳米的晶体管
台积电分享 2nm 工艺深入细节：功耗降低 35% 或性能提升15%!
下），同时其晶体管密度是上一代3nm制程的1.15倍。这些显著优势主要得益于台积电的全栅极（Gate-All-Around, GAA）纳米片晶体管、N2 NanoFlex设计技术协同优化（DTCO）能力，以及IEDM会上详述的其
工商网监
评论